一、时间分割式乘法器（论文文献综述）
张硕[1]（2020）在《基于FPGA的多路CNN并行计算体系结构研究》文中研究表明卷积神经网络（Convolutional Neural Network,CNN）是人工神经网络的一个重要分支,是近几年随着深度学习概念的提出,才开始广受关注的一种机器学习方法,是一种以卷积运算为核心的神经网络。不同于传统的基于预定义规则的特征提取方法,CNN可以直接从大规模输入图像中“学习”不同特定目标的特征,而不需人工干预,现已广泛应用于目标检测、模式识别、机器视觉、以及大数据视频处理等领域。随着物联网和嵌入式技术的日渐成熟,让终端具有智能的数据判断能力,和智能化的数据采集和实时决策能力,已成为一种趋势,即,智能边缘计算。智能边缘计算中的核心问题就是将智能处理功能迁移到终端。而基于神经网络的机器学习技术,正是使嵌入式设备具有数据识别和智能处理能力的方法。然而,神经网络更高的计算复杂度和计算参数规模将给嵌入式设备带来新的挑战。而现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）,具有高密度并行计算能力和低功耗的特点,正好适合于嵌入式设备对于新型智能化的应用需求,以及在功耗、体积和成本方面的需求,也正是当下深度神经网络计算和优化的主要实验平台。然而,现有的优化研究主要是针对单路CNN模型的优化。而未来,在FPGA集成度不断增大,CNN网络模型不断优化的前提下,在一个FPGA系统中实现多路CNN模型的并行运算,可能会是一种趋势。面向未来嵌入式领域多路CNN模型的并行计算需求,本文深入研究FPGA内部资源的并行计算能力,从最基础的二进制乘法理论为研究的着手点,以多项式代数乘法为分析方法,对FPGA最低层的DSP（Digital Signal Processor）乘法器资源、逻辑资源和存储资源进行并行优化研究。然后结合CNN的计算和数据存储特征展开基于FPGA的多路CNN的并行计算方法研究。最终提出一种高性能、低功耗的多路CNN并行系统设计和实现方法。具体内容如下:（1）针对单个DSP乘法器在低精度乘法计算中的低吞吐量问题,提出了一种基于单个DSP的多路乘法并行计算方法,有效的提高了单DSP乘法器整数或半精度浮点数的乘法计算的吞吐量。该方法以二进制乘法、多项式代数乘法理论为依据,主要是利用DSP乘法器的输入位宽不均匀特性,采用在高位输入中预留空精度位的方法,实现单时钟周期多路乘法的并行计算,包括低精度整数和半精度浮点数的并行计算。针对并行乘法计算过程中部分积求和产生的溢出位问题,提出了一种基于集合理论的求解方法。而后,基于此求解方法,提出了一种面向单个DSP乘法器的多路乘法并行参数搜索算法和并行参数优化模型,实现了对不同乘法有效位的最优并行参数搜索,并验证了该算法和优化模型的有效性。（2）针对现有CNN模型参数量化方法计算误差高,识别精度明显降低的问题,提出了一种双路CNN网络并行计算结构,该结构通过设计一种高效的浮点参数量化方法,支持在单个算法IP中的双路CNN模型的并行计算,通过双路模型的对比识别,可以明显提高FPGA中CNN模型的识别准确率。该量化方法还能够提高系统的计算性能,同时降低系统的资源使用。不同于其它优化方法,本文针对多路CNN的并行计算,以16位半精度浮点数为原型,采用8位精度量化的尾数有效位,支持在单个DSP乘法器上的双路CNN网络参数的并行计算。此外,又提出了一种基于指数分段的半精度浮点数规格化方法,实现同定点数之间的快速格式转换,使模型支持以标准半精度浮点数进行参数训练和输入,不需要额外的数据格式转换操作。采用以上量化方法的CNN模型几乎具有同原浮点模型相同的识别准确度。再有,因为在一个算法IP中同时支持双路不同CNN模型的对比识别,该方法还能够实现比单路原浮点CNN模型更高的识别准确度。（3）针对多路CNN系统DDR参数访问带宽的限制问题,提出了一种多路CNN算法IP的数据共享策略,该策略通过设计一种基于通道广播的参数共享方法,有效的提高了多路CNN算法IP的数据传输效率。该数据共享策略面向DDR存储系统和多路相同CNN算法IP之间的数据搬运,其中,CNN算法IP的网络参数一样。在这种情况下,本文创新性的提出一种基于通道广播的数据共享策略,通过设计并实现一种可配置多路复用DMA IP,利用FPGA中的逻辑资源,将单路DMA数据广播到多路CNN算法IP中,缓解DDR数据访问带宽的瓶颈问题,有效的提高了多路CNN并行系统的数据传输效率。（4）基于以上三个研究内容,提出了一种多路CNN算法IP的并行系统设计框架。主要解决了双并行CNN模型的训练,参数精度量化和并行计算,IP封装和系统集成,以及软件驱动和应用接口等,FPGA软硬系统设计和集成方法的问题。实验表明,本文提出的多路CNN算法IP的并行计算方法,比传统的独享DMA方式,具有更低的系统资源使用率和功耗,同时基于通道广播的参数共享方法可以明显提高多路CNN系统的数据传输效率和系统识别性能。以上研究工作包括多路CNN的并行计算,参数量化和数据共享策略,涵盖了FPGA底层计算资源到多路CNN算法IP整个系统的优化设计和集成方法,希望能够为未来基于FPGA的多路CNN并行优化方法的研究提供支撑和参考。
蔡亦倩[2]（2020）在《针对大规模MIMO的联合检测译码系统的算法优化与架构设计》文中认为多输入多输出（multiple-input multiple-output）系统（简称MIMO系统）已被广泛应用于无线通信。为了进一步利用MIMO的复用和分集能力来提升通信系统的链路容量和可靠性,MIMO系统的收发天线数将越来越大。在第五代移动通信中,基站端收发天线数已达到128根以上,这远远大于传统MIMO的尺寸。而针对新一代移动通信的分布式MIMO技术,则需要将各基站信息联合处理,进一步扩大了基站信号处理的维度。激增的MIMO规模导致用户和信号间的干扰变得更为复杂,而超负荷的收发信号量也对基站接收端的处理速度和处理精确度提出了更高的要求。传统的MIMO检测和译码算法很难满足高精度、低延迟的系统要求。在这种情况下,很多人开始着力于研究一种将检测过程与译码过程相结合的方法,即联合检测译码系统。得益于中间软信息的充分利用,联合检测译码系统的性能远优于传统分层式结构,但依旧存在着复杂度高、延迟高等问题。本文回顾了MIMO系统、信道编解码和检测等相关领域知识,并重点研究了目前现存的联合检测译码算法和架构,提出了一种针对性强的优化算法,该算法结合了广度优先的树型搜索法和线性分组码,并添加了循环冗余校验码来帮助校验搜索树保留路径。本文通过Matlab仿真及FPGA、ASIC综合等方式证明了该算法的性能优势和硬件架构设计的高效性。此方法在性能比肩目前现存的联合检测译码算法的同时,做到了硬件复杂度更低,满足现代无线移动通信系统的低延迟,高可靠要求。
杨超[3]（2019）在《面向深度学习算法的DSP关键技术研究》文中研究表明随着大数据和硬件计算资源的发展,人工智能当前进入了深度学习时代,深度学习时代具有两个最为显着的特点:一是计算量大,二是在多个应用领域效果远超传统方法。传统的人工智能方法虽然计算量相对较少,但是其性能遇到了天花板,很难进一步提高,而目前来看深度学习只要数据量足够,通过合理的网络设计以及足够的计算其在性能上往往都具有非常高的潜力。为了获得足够的深度学习计算加速,当前展开了各种硬件竞赛,比如GPU上针对深度学习库的迭代优化、集成越来越多计算资源的深度学习专用ASIC硬件、更加灵活的基于FPGA的专用硬件加速。而X-DSP是一款可编程的面向科学计算的国产高性能DSP,之前在X-DSP上开发的程序多数属于GEMM、FFT等算法。为了进一步拓展国产X-DSP的应用领域以及对国产X-DSP的体系结构进行改进,本文针对深度学习算法的特点并结合X-DSP的体系结构特征,系统的研究了在X-DSP上实现深度学习的方法;并且基于X-DSP的体系结构特点,研究了不采用复杂的数据流方式而将向量计算单元转为阵列计算单元实现深度学习算法的可能性,为未来的的国产DSP计算单元结构进行预先研究。本文在整个研究过程中,始终注重通用、高效、算法和硬件体系结构紧密结合的原则,尽可能的充分利用硬件中的计算、传输、存储资源。本文的主要工作和创新点有:1.基于国产X-DSP处理器的体系结构,对深度学习算法中最重要的卷积层进行向量化映射,将卷积运算转化成为向量乘法运算,这种方法和通用可编程GPU中将卷积运算转化成为矩阵乘法运算是不同的映射方法。在整个计算过程中,国产X-DSP中的向量部件单元、标量部件单元均得到了充分的利用,实验结果表明,多个规模的卷积在X-DSP多核上的计算资源利用率在65%左右。2.本文同样对深度学习算法中的其他层进行了研究,提出了合适的映射方法。本文将相对比较复杂的归一化层通过数据维度转换以及矩阵转换等操作变换成为适合国产X-DSP直接处理的向量形式,可以利用向量部件单元直接通过向量的形式进行归一化操作;本文同时对深度学习算法中的全连接层进行了研究,全连接层中的运算实际都是GEMM运算,通过对大规模的矩阵进行分割本文合理的实现了大规模GEMM在国产X-DSP上的映射。本文也对深度学习算法中其他的层进行了合理的映射研究。实验结果表明,多个规模的全连接层在X-DSP多核上的计算资源利用率在17%左右,归一化层在多核X-DSP上的计算资源利用率在1.3%左右,但是二者均达到了理想计算资源利用率的70%左右。本文同样对这两种类型的层在多核X-DSP的实现瓶颈进行了分析,为下一代国产DSP积累了经验。3.本文针对基于国产X-DSP处理器的卷积层映射提出了分割经验公式。由于卷积层运算中总的乘加次数是固定的,因此经验公式重点对数据传输和约束条件进行分析,对单/多输入特征图的卷积层在国产X-DSP处理器单/多核的划分提供了分割依据。经过经验公式划分后的卷积块在多核X-DSP上的实现具有最少的芯片内外数据传输量。4.本文基于X-DSP的体系结构,将其中的向量计算单元组合成为阵列计算单元,并对基于阵列计算单元的深度学习算法中层的映射进行了研究,对阵列计算单元结构的研究为未来国产DSP的预先研究打下了基础;并且为了进一步的提高阵列计算单元的运算能力,本文开发了基于Winograd加速算法6×6的块分割下的不损失计算精度的计算方法,同时提出了单次广播多次运算的方法以降低计算过程中的数据访问存储次数。仿真结果表明,在理想带宽的情况下,本文的阵列计算单元针对卷积层和全连接层的计算资源利用率可以达到90%左右。
罗丹[4]（2019）在《基于R46的电能计量误差建模及分析方法研究》文中认为电能表计量的准确性关系到电能交易的公平公正。依据现有的电能表检定规程,对电能表的计量性能进行实验时,仅考虑某单一影响量单独作用在电能表上时的计量误差。然而电能表实际运行工况属于多影响量并存的情况,现有方法无法评估电能表的实际计量误差性能。基于此,国际法制计量组织发布了R46国际建议,提出了一种评估电能表综合计量性能的电能表综合最大允许误差评估模型。本文在此基础上,结合R46国际建议中相关电能表计量误差实验要求开展了一系列的理论与实验研究,建立了更加适应于现场工况、改进的电能表综合误差评估模型。本文主要研究内容如下:1.介绍不同结构与类型的电能表计量原理;分析电能表计量误差来源;对比IEC62052标准、GB/T17215标准以及R46国际建议在电能表计量误差检定实验与电能表计量误差评估方法上的异同。2.根据R46国际建议提出的尖顶波影响量实验要求,首先采用基于迭代滤波的谐波检测算法对尖顶波信号进行电能误差理论分析,然后进行尖顶波对电能表计量误差影响实验;针对R46国际建议提出的交流电流回路间谐波影响量实验要求,进行间谐波影响下的电能表计量误差实验分析;同时还开展了电压闪变信号条件下的电能表计量误差影响的理论与实验研究,从理论上揭示动态变化的信号使电能表产生计量误差的机理,为建立电能表综合误差评估模型提供理论依据。3.根据R46国际建议提出的电能表综合最大允许误差评估模型,搭建基于此评估模型的电能表计量综合误差实验平台,并开展了电能表的综合误差实验,通过MATLAB仿真分析模型中的电压波动与三相系统中零序、正序和负序之间的关系,由此推导出电压波动和三相负载不平衡度之间的函数关系式,得到由此导致的电能表综合误差重复计算的分量,进而改进电能表综合最大允许误差模型。4.首先搭建改进的电能表综合最大允许误差评估模型实验平台,然后设计电能表基本误差、单一影响量以及改进的电能表综合最大允许误差评估模型的实验方案,并分别展开实验研究,大量的实验数据表明改进的电能表综合最大允许误差评估模型数据更加贴近电能表在计及多个影响量下的综合计量性能,最后对电能表的基本误差实验数据进行合成标准不确定度分析,验证本文提出的改进的电能表综合最大允许误差评估模型的准确性与有效性。
赵恒一[5]（2019）在《畸变信号条件下电能计量新技术研究》文中认为随着电力电子技术的飞速发展,高电压、大容量的非线性设备如电弧炉、轧钢机以及电气化铁路等的广泛应用,使得电力系统信号产生严重的畸变,使电网信号具有严重的波动性和骤变性,电能计量的合理性和准确性直接受到了影响。采用正弦或非正弦电路功率理论设计的电能计量设备将不能准确合理的计量畸变信号条件下的电能。因此,如何合理准确的计量畸变信号条件下的电能已经成为电能计量领域亟待解决的问题。本文首先阐述畸变信号条件下电能计量的研究背景和意义,介绍现有的适合于畸变信号的计量标准和计量算法。研究模拟式电子电能表和电子式电能表的基本结构,定性分析畸变信号引起电流互感器磁饱和,产生相位误差的规律;定量分析畸变信号中谐波信号对模拟乘法器和数字乘法器的影响,给出功率计量误差表达式;定量分析畸变信号中非周期性信号对后置滤波器的电能影响,给出电能计量误差表达式,为电能计量算法研究与装置设计奠定基础。根据畸变信号的特点,构建畸变信号条件下的功率数学模型,提出基于新型优化窗改进FFT和快速小波变换功率算法。对于稳态信号提出基于K-N互卷积窗的三谱线插值FFT的功率计量算法,并通过稳态信号仿真验证算法的准确性。对于非稳态信号提出基于改进快速小波变换的功率计量算法,并通过非稳态信号仿真验证算法的准确性。深入研究单相半波整流电路、电弧炉和高铁牵引变的工作原理,搭建各情况下的simulink模型,产生畸变的电压电流信号,通过MATLAB仿真生成后续分析的畸变电压电流信号,基于新型优化窗改进FFT和快速小波变换功率算法计算功率,仿真试验结果表明,本文提出的基于新型优化窗改进FFT和快速小波变换畸变电能计量算法能准确计量电网畸变信号的功率。基于本文提出新型优化窗改进FFT和快速小波变换畸变电能计量算法,设计了ADC+DSP+ARM结构的电能计量装置,并详细介绍了信号采集模块、数据处理模块和数据管理模块的硬件设计电路,并完成设备的主程序、畸变电能计量和数据传输等功能模块的软件设计,及触摸屏的人机交互模块设计。最后对电能计量装置进行了实际测试与检验,验证了本文提出方法的准确性和有效性。
杨春生[6]（2018）在《低复杂度二元扩域多项式基和高斯正规基乘法器设计》文中认为有限域GF（2m）乘法器被广泛地应用在椭圆曲线密码体制（ECC,Elliptic Curve Cryptography）、纠错码和伽罗瓦/计数器模式（GCM,Galois/Counter Mode）中。乘法器性能和复杂度决定着这些应用的整体性能和适用性。在乘法器设计方面,基于多项式基和高斯正规基的乘法运算得到了广泛关注。因此本文将在这两个方面进行研究,着眼于高性能、低复杂度,对乘法器设计进行深入研究。本文研究的内容和结果分为下面四部分。1)在有限域GF（2m）中,虽然基于多项式基的乘法运算简单、易于模块化,但是相比较于其它基底乘法器,多项式基乘法运算不仅需要正常的乘法计算,还需要考虑多项式约减模块。为此,约减模块中的不可约多项式通常考虑为特殊类型的多项式,如全一多项式、等间距多项式,以及后来的三项多项式和五项多项式。作为多项式基乘法运算的重要且经典方法,Karatsuba算法能够设计出具有次二次复杂度（Subquadratic complexities）的乘法器架构。为此本文在Karatsuba算法基础上,提出了（b,2）分法。接着以（b,2）分法为基础,提出了一种低空间复杂度的字串行乘法器。再结合Karatsuba算法的k分法,提出了一种可扩展的一般化多项式基乘法器架构。根据理论分析,所提的乘法器能够在时间和空间复杂度之间取得平衡。所提出的乘法器具有模块化、有规则的特点,适合于VLSI进行实现。与其它字串行和可扩展乘法器比较,具有低空间复杂度、低时间复杂度和低能量消耗的优点。2)高斯正规基,作为特殊类型的正规基,不仅继承了正规基的最大优点,平方操作只需要系数移位,而且还兼具多项式基的一些特性。通过定义,高斯正规基可转换成回文多项式基表示,偶型高斯正规基乘法运算可表示为两个TMVP（Toeplitz Matrix-Vector Product）之和的形式。值得注意的是,在所得的两个TMVP中,有一个矩阵是对称的Toeplitz矩阵,在相关文献中并没有充分利用此特性。因此本文对这种对称的Toeplitz矩阵进行研究,提出一种STMVP（Symmetric TMVP）分解。STMVP的二分法能够形成2个乘法点形式,一个是STMVP结构,另一个是TMVP结构。STMVP的三分法则形成5个乘法点,其中2个是STMVP结构,其它3个是TMVP结构。结合TMVP方法,STMVP的二分法和三分法能够实现具有次二次复杂度的乘法器。根据拟合结果,与已有的Karatsuba算法和TMVP分解方法比较,所提的STMVP分解方法具有低空间、低功率、低ADP（Area-Delay Product）的优点。3)基于回文多项式基表示,偶型高斯正规基乘法也可表示为一个TMVP和一个HMVP之和的形式,可记作C=TA+HA,其中TA为TMVP,HA为HMVP。一种新的矩阵可定义为S=T+H,由于矩阵T是对称的Toeplitz矩阵,矩阵H是Hankel矩阵,因此这种新的矩阵为对称矩阵。因此高斯正规基乘法运算被转换成一个SMVP（Symmetric Matrix-Vector Product）结构,记作C=S A。利用对称性,SMVP的n分法被提出。基于二分法,SMVP的递归分解形式通过n=4和n=8两个例子进行了详细阐述。在n=4和n=8中,SMVP的递归分解与TMVP的二分法和TMVPBR（TMVP Block Recombination）方法比较,所需的AND逻辑门和XOR逻辑门是最少的。4)基于回文多项式基表示,偶型高斯正规基乘法可表示为一个TMVP和一个HMVP之和的形式。利用TMVP的二分法,提出了一种HMVP和TMVP之和的方法。再结合回文多项式分解和部分积形式,本文提出了一种字串行高斯正规基乘法器架构。根据理论分析,所提的字串行乘法器具有更低的空间复杂度,并且在时间和空间复杂度之间取得较好的平衡。总之,本文在Karatsuba算法和TMVP方法的基础上,分别提出了（b,2）分法、STMVP分解方法和SMVP分解方法。这三种方法均有益于设计和实现具有高性能、低复杂度有限域乘法器。
李廉[7]（2018）在《面向图像识别的卷积神经网络加速器研究》文中提出近年来,卷积神经网络算法在计算机视觉领域取得越来越突出的成就。信息时代数据的爆炸让算法“学”得越来越多,集成电路的发展提供的强大计算能力让算法“学”得越来越快。但是,算法在取得越来越好的效果的同时,复杂度也越来越高。另一方面,智能手机、机器人、智能驾驶等技术开始广泛应用,而在这些应用场合下,由于隐私、实时性强等要求,大部分应用只能进行本地运算,传统的通用处理器架构并不适合算法的实时运算,所以有必要对算法的加速进行探索研究。本文具体工作和创新如下:1、本文训练了基于卷积神经网络的人脸识别算法,并基于该算法搭建了人脸检测系统,该系统试验结果表明本文训练的人脸识别算法具有一定实用性;另外,本文也训练了基于卷积神经网络的数字识别算法;两个算法都达到了较高的识别准确率。2、本文针对卷积神经网络算法难以在传统处理器进行实时计算这一问题,采用了一些设计方法,提出一种卷积神经网络加速器架构。该架构针对算法密集的乘累加计算设计专用的乘累加计算单元;根据数据可重用性,设计不同的缓存级数用于对数据进行重用,减少额外的访存;依据卷积神经网络算法的并行性将计算单元设计成可并行模式,并将计算架构设计成并行可配置形式,用于支持算法的不同并行计算方式;根据卷积神经网络算法计算中有很多“0”参与运算,将乘法器设计成可避免“0”参与计算的模式;另外本文在设计计算结构时,将二维卷积化解为一维卷积减少了乘法器的使用,使本文提出的架构,相比于同类型加速器架构,在性能上有较大优势。3、本文在FPGA上设计了提出的硬件加速器架构,并基于该架构实现了基于卷积神经网络的人脸识别以及数字识别算法。实验结果显示,该加速器每秒钟可以识别约3000张图片,相比于当前的主流CPU,本文提出的加速器实现了高达28倍的加速比;同时,相对于同类型的加速器,本设计在资源使用上降低了47%。
董淑霞[8]（2018）在《基于多项式基底的字串行乘法器设计与实现》文中认为随着网络科技的发展,1024位的RSA算法被破解,椭圆曲线加密算法逐渐取代RSA算法成为主流的加密技术。椭圆曲线加密算法常实现于素数域和二元扩域,而二元扩域中的运算无需考虑进位链且适合硬件实现,因此得到广泛研究与应用。在二元扩域下椭圆曲线加解密算法中最为耗时的操作为多倍点运算,而多倍点运算需要频繁调用加法和乘法。其中加法运算可以使用异或操作来解决,因此设计一个高效率低面积复杂度的乘法器是至关重要的。决定乘法器运算效率的因素主要有两个,一个为表示域元素的基底,另一个为乘法器的结构。在二元扩域下,域元素的表示方式中最为常用的两个基底为多项式基底和高斯正规基。本文选择表示直观、易于分割的多项式基底来表示域元素。现有的乘法器架构中主要分为三类,位串行,位并行和字串行结构。为了能够达到时间和空间复杂度上的平衡,因此本文选择字串行结构作为乘法器结构。本文从多项式基底和不可约三项式出发重新定义了一种新型的多项式基底并结合多项式基底定义了双基底乘法。从而使得双基底乘法可转换成矩阵向量乘积形式并且该矩阵满足Toeplitz矩阵的性质。根据Toeplitz矩阵的形式以及k-way TMVP（Toeplitz Matrix Vector Product）方法,本文设计出了一种低空间复杂度的字串行乘法器。虽然本文设计的乘法器在计算时间上相比其他已存在乘法器略大,但是在面积、空间复杂度上有着显着的优势。尤其在分段数K取值为4、6时能够达到时间复杂度与空间复杂度上的平衡,更加利于现代的嵌入式移动设备的实现。使用Verilog HDL编写了改进的移位相加法和该乘法器架构相应的two-way TMVP方法并通过Model Sim进行的功能仿真验证,验证了乘法方法的正确性。同时使用Xilinx ISE评估了两种方法的硬件资源利用率以及最大频率等指标,并在Spartan-6系列的FPGA开发板上使用串口与上位机通信实现了256位的多倍点运算。
梁潇[9]（2017）在《基于有源器件的全集成连续时间滤波器的研究》文中研究指明随着第四代通信技术（4G）的普遍推广和第五代通信技术（5G）的研究发展,人们对移动通信系统的性能要求不断变高。滤波器作为移动通信系统中对信号波形剔除各种信号噪声干扰、提取有效频段的重要模块,滤波器的性能要求也不断提升。同时,随着信息时代的不断推进和超大规模集成电路（VLSI）的发展,晶体管均集成到一块小芯片上来满足系统集成度的要求,用MOS电路来实现的各种器件和基本模块以及用MOS电路来实现滤波器电路得到了广泛的关注。因此,滤波器向着带宽更高、集成度更高、处理速度更快、灵敏度更小、电路损耗更低以及电路结构更为简单的方向发展。而利用通用有源器件的高集成度、高频带、高速度、低电压摆幅、低阻抗的性能可以很好的满足滤波器的高性能要求,使得滤波器可以更好的应用于现代通信系统当中。全集成连续时间滤波器可以直接对模拟信号进行处理,省略了A/D、D/A转换、保持、采样以及抗混叠滤波器,避免时钟馈入的影响,同时跨导运算放大器和电流传送器是最重要的通用有源器件之一。因此,应用跨导运算放大器和电流传送器实现的全集成连续时间滤波器很多,到目前为止,应用跨导运算放大器和电流传送器的连续时间滤波器可以分为四类:以模拟划分,分为电压模式、电流模式和混合模式;以阶数划分,分为低阶和高阶;以实现方式划分,分为直接设计方法和间接设计方法;以输入输出的个数划分,分为单输入单输出、单输入多输出、多输入单输出、多输入多输出。本文系统地研究了跨导运算放大器和电流传送器的电路原理、CMOS电路结构与特性及其全集成连续时间滤波器和模拟乘法器的设计方法。首先,根据多输出差动差分电流传送器的特性,提出了基于多输出差动差分电流传送器（MDDCC）的四象限模拟乘法器,该电路由四个多输出的差动差分电流传送器和八个NMOS晶体管以及一个接地电阻构成。采用台湾积体电路制造公司（TSMC）的0.18μm的CMOS工艺对电路进行仿真分析得出模拟乘法器电路可以实现乘法计算、信号调制、信号倍频等功能,同时,模拟乘法器电路具有良好的线性特性和较高的截止频率以及很小的电压输出噪声。其次,研究了基于跨导运算放大器的二阶混合模式通用滤波器,改变电源的类型以及电源输入的位置,电路可以实现电压模式和电流模式,两种模式的滤波器均可以实现低通、高通和带通的滤波功能。此外,采用Berkeley short-channel IGFET model（BSIM）90nm CMOS工艺对电路进行仿真,对电路进行性能分析得出电路具有较低的灵敏度,滤波器电路的性能较稳定。最后,介绍了两种方法（级联法和有源模拟法）设计基于跨导运算放大器的高阶滤波器。详细研究了两种方法的具体设计理论和仿真过程,且进行了设计举例,对设计实例中的电路进行了PSPICE仿真,并对仿真电路进行了分析。基于跨导运算放大器和电流传送器的各种模拟滤波器电路在信号处理中具有重要作用,在微电子学、自动控制、仪器仪表以及电子测量等领域有广泛的应用价值。
张旭[10]（2015）在《基于单速率滤波器组技术的高效数字信道化接收算法研究及FPGA实现》文中提出数字信道化接收机具有瞬时带宽大、动态范围大、频率选择性能好等诸多优点,在现代电子战中具有重要作用。针对以多相滤波器组为核心的数字信道化技术复杂度高、相邻通道的可拼接性较差等问题,本文研究基于单速率滤波器组技术的数字信道化算法及FPGA实现。论文的主要工作包括：研究了用于实现数字信道化结构的单速率滤波器组算法及其相关算法,基于PXIe模块化虚拟仪器,在Labview FPGA平台上实现了数字信道化接收机核心模块及其外围功能模块,并完成了人机交互界面设计及性能测试。首先,介绍了数字信道化技术研究的背景及意义,并通过分析国内外研究现状,认识到国内对数字信道化技术的研究还很不足,由此得出研究数字信道化技术的算法及实现是十分有必要的。然后,介绍了数字信道化接收机的整体架构,分析了比较常用的信道化结构即基于FFT的信道化结构的原理和缺陷,以及可以弥补FFT滤波性能欠缺的可能途径。其一,基于多相滤波器组的信道化方法可以克服FFT滤波器阶数与点数之间固定关系的限制,但是需要较多的乘法器资源。其二,基于快速滤波器组（FFB）的信道化方法,不但能弥补FFT原型子滤波器滤波性能不佳的缺陷,设计高性能的滤波器组参数；而且基于频罩法设计子滤波器系数,与FFT比较复杂度基本相当。本节首先研究了FFB算法的推导、基于频罩法的子滤波器系数的设计和基于节点调制的FFB改进算法。其次比较了FFT,多相滤波器组和FFB在滤波性能、乘法器消耗量和应用场景等方面的性能。最后进一步研究了诸如子信道抽取算法和子信道有效数据检测算法的信道化后续处理算法。接着,本节在PXIe模块化仪器上基于Labview FPGA平台设计并实现了50MHz分析带宽、64通道数字信道化接收机。首先阐述了系统各个模块的设计思想,然后详细描述了各个模块的实现过程。系统模块包括数字信道化核心模块、数字信道化后续处理模块、高速数据传输模块、射频信号流盘模块和射频信号回放模块。数字信道化核心模块是整个系统的核心,实现源采样信号的信道化滤波：数字信道化后续处理模块包括子信道的下采样模块和信道检测模块,实现子信道的有效数据检测和降速处理；高速数据传输模块实现FPGA与主控器之间的高速信息交互与可靠实时传输；射频信号流盘模块和射频信号回放模块用来进行源采样数据的录制和多次回放分析。最后,介绍了整个系统的硬件仪器的搭建包括矢量信号分析仪的搭建和矢量信号发生器的搭建,并在Labview FPGA平台上对整个数字信道化接收机系统进行了性能测试,将测试结果与理论结果进行分析对比,验证了系统的正确性。
二、时间分割式乘法器（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、时间分割式乘法器（论文提纲范文）
（1）基于FPGA的多路CNN并行计算体系结构研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 卷积神经网络的发展 |
| 1.2 基于FPGA的卷积神经网络优化 |
| 1.2.1 基于FPGA的卷积神经网络的优化方法 |
| 1.2.2 基于FPGA的多路卷积神经网络优势 |
| 1.3 论文研究主要研究内容和创新性工作 |
| 1.4 论文组织结构 |
| 第2章 多路CNN并行系统体系结构 |
| 2.0 引言 |
| 2.1 多路CNN并行计算需求 |
| 2.2 FPGA资源并行优化分析 |
| 2.2.1 计算资源并行优化分析 |
| 2.2.2 数据存储资源辅助并行优化分析 |
| 2.3 基于HLS的FPGA算法优化方法 |
| 2.3.1 计算性能优化 |
| 2.3.2 数据存储优化 |
| 2.3.3 算法IP接口设计 |
| 2.3.4 数据传输方法优化 |
| 2.4 基于FPGA的多路CNN并行计算体系结构 |
| 2.5 本章小结 |
| 第3章 DSP乘法器精度预留并行计算模型 |
| 3.1 引言 |
| 3.2 精度预留并行乘法理论分析 |
| 3.3 精度预留并行DSP乘法器参数搜索算法 |
| 3.4 精度预留并行DSP乘法器参数优化模型 |
| 3.5 基于精度预留并行DSP乘法器的计算方法 |
| 3.5.1 基于单DSP乘法器的低精度整数并行计算方法 |
| 3.5.2 基于单DSP乘法器浮点数并行计算方法 |
| 3.6 实验及分析 |
| 3.6.1 精度预留并行DSP乘法器参数搜索算法效率 |
| 3.6.2 基于精度预留并行DSP乘法器的低精度整数计算性能 |
| 3.6.3 基于精度预留并行DSP乘法器的浮点数计算性能 |
| 3.7 可配置精度预留并行DSP乘法器模型初探 |
| 3.8 本章小结 |
| 第4章 面向DSP并行乘法器的双融合并行CNN计算结构优化 |
| 4.1 引言 |
| 4.2 双融合并行CNN网络结构及计算模型 |
| 4.2.1 基本CNN网络结构 |
| 4.2.2 双融合并行CNN网络结构 |
| 4.3 双融合并行CNN网络数据存储策略 |
| 4.4 双融合并行CNN网络数据量化方法 |
| 4.5 双融合并行CNN算法IP设计 |
| 4.5.1 集中型双融合并行卷积层IP设计 |
| 4.5.2 统一数据格式转换池化层IP设计 |
| 4.5.3 分离型双融合并行全连接层IP设计 |
| 4.6 双融合并行CNNIP系统实验 |
| 4.6.1 CNN网络训练及量化精度分析 |
| 4.6.2 双融合并行CNNIP资源使用 |
| 4.6.3 双融合并行CNNIP计算性能分析 |
| 4.7 本章小结 |
| 第5章 基于通道广播的DMA数据共享技术 |
| 5.1 引言 |
| 5.2 多路复用DMA在多路CNN IP系统中的可行性分析 |
| 5.3 带有通道广播功能的多路复用DMA模型 |
| 5.4 带有通道广播功能的多路复用DMA设计和实现 |
| 5.4.1 通道可配置多路复用输入选择器 |
| 5.4.2 通道可识别输出缓存器 |
| 5.4.3 可配置轮训调度算法 |
| 5.5 实验及分析 |
| 5.5.1 多路复用DMA使用资源 |
| 5.5.2 多路复用DMA算法IP效率分析 |
| 5.5.3 多路复用DMA吞吐量 |
| 5.5.4 基于数据广播的多路复用DMA实验 |
| 5.6 本章小结 |
| 第6章 基于DMA通道广播的多路双融合并行CNN系统框架 |
| 6.1 引言 |
| 6.2 系统设计流程 |
| 6.3 CNN网络模型及精度量化 |
| 6.4 系统硬件结构 |
| 6.5 系统软件驱动 |
| 6.6 应用接口及调度策略 |
| 6.7 实验及分析 |
| 6.7.1 四通道两路广播双融合并行CNN系统实验 |
| 6.7.2 八通道四路广播双融合并行CNN系统实验 |
| 6.7.3 多路广播双融合并行CNN系统性能比较 |
| 6.8 本章小结 |
| 结论 |
| 参考文献 |
| 攻读博士学位期间所发表的学术论文 |
| 致谢 |
（2）针对大规模MIMO的联合检测译码系统的算法优化与架构设计（论文提纲范文）
| 摘要 |
| Abstract |
| 符号说明 |
| 英文缩略语 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 MIMO检测译码研究现状 |
| 1.3 本文的工作 |
| 1.3.1 论文贡献 |
| 1.3.2 论文结构 |
| 第二章 背景知识 |
| 2.1 MIMO模型建立 |
| 2.2 MIMO检测算法 |
| 2.2.1 最优检测算法 |
| 2.2.2 MMSE检测 |
| 2.2.3 SIC检测 |
| 2.2.4 PDA检测 |
| 2.2.5 广度优先树形搜索检测 |
| 2.2.6 球形搜索检测 |
| 2.2.7 算法分析 |
| 2.3 线性分组码 |
| 第三章 JDD优化算法研究 |
| 3.1 非迭代式JDD系统 |
| 3.1.1 CJDD系统 |
| 3.1.2 SJDD系统 |
| 3.1.3 非迭代式JDD系统缺陷 |
| 3.2 优化算法 |
| 3.2.1 算法流程说明 |
| 3.2.2 适用于SJDD算法的SE策略探究 |
| 3.2.3 算法优势与前提 |
| 3.3 仿真数据及分析 |
| 3.3.1 仿真环境搭建 |
| 3.3.2 BER和 FER仿真数据 |
| 3.3.3 存储路径准确性仿真数据 |
| 第四章 分段式JDD硬件架构设计 |
| 4.1 设计难点 |
| 4.2 整体架构 |
| 4.3 路径生成模块 |
| 4.4 PED计算模块 |
| 4.5 排序模块 |
| 4.6 CRC校验模块 |
| 第五章 设计结果与分析 |
| 5.1 量化方案 |
| 5.2 FPGA综合结果 |
| 5.3 ASIC综合结果对比与分析 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 简历与科研成果 |
（3）面向深度学习算法的DSP关键技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 深度学习算法相关研究现状 |
| 1.2.1 深度学习算法的发展和研究现状 |
| 1.2.2 深度学习算法的加速平台现状 |
| 1.3 本文主要研究内容与工作 |
| 1.4 论文结构 |
| 第二章 当前深度学习加速研究 |
| 2.1 当前深度学习算法加速 |
| 2.1.1 采用FFT算法进行加速 |
| 2.1.2 采用Winograd算法进行加速 |
| 2.1.3 加速算法总结 |
| 2.2 深度学习算法在硬件平台上的加速 |
| 2.2.1 在GPU上的加速 |
| 2.2.2 在FPGA平台上的加速 |
| 2.2.3 在ASIC平台上的加速 |
| 2.2.4 在DSP平台上的加速 |
| 2.3 本章小结 |
| 第三章 深度学习算法在单核X-DSP上的加速研究 |
| 3.1 向量X-DSP单核结构介绍 |
| 3.2 深度学习算法在X-DSP单核结构上的映射研究 |
| 3.2.1 卷积层的映射研究 |
| 3.2.2 全连接层的映射研究 |
| 3.2.3 池化层的映射研究 |
| 3.2.4 归一化层的映射研究 |
| 3.2.5 其他常见层的映射研究 |
| 3.3 编程优化研究 |
| 3.4 实验与分析 |
| 3.5 本章小结 |
| 第四章 深度学习算法在X-DSP多核上的加速研究 |
| 4.1 向量X-DSP多核结构介绍 |
| 4.2 深度学习算法在向量X-DSP多核结构上的映射研究 |
| 4.2.1 多输入特征图深度学习算法介绍 |
| 4.2.2 卷积层在X-DSP多核上的映射 |
| 4.2.3 全连接层在X-DSP多核上的映射 |
| 4.2.4 其他层在X-DSP多核上的映射 |
| 4.2.5 虚拟存储技术 |
| 4.3 X-DSP多核向量处理器编程环境 |
| 4.4 实验与分析 |
| 4.5 本章小结 |
| 第五章 深度学习算法在阵列计算单元上的映射 |
| 5.1 面向深度学习算法的阵列计算单元结构设计 |
| 5.1.1 阵列计算单元体系结构设计 |
| 5.1.2 阵列计算单元与X-DSP体系结构之间的关系 |
| 5.1.3 阵列计算单元设计原则 |
| 5.1.4 阵列计算单元的粗粒度流水和并行化设计 |
| 5.1.5 阵列计算单元中的其他相关设计 |
| 5.2 卷积层在乘法器阵列的映射研究 |
| 5.2.1 卷积层并行性分析 |
| 5.2.2 卷积层往乘法器阵列的映射 |
| 5.2.3 卷积层在阵列计算单元上的分块 |
| 5.3 全连接层在阵列计算单元上的映射研究 |
| 5.3.1 全连接层在阵列计算单元上的基本映射 |
| 5.3.2 全连接层在阵列计算单元上的分块 |
| 5.4 实验与分析 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 未来研究方向 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
| 作者在学期间参与的主要科研项目 |
（4）基于R46的电能计量误差建模及分析方法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 电能表计量误差的研究现状 |
| 1.2.2 电能表检定技术的研究现状 |
| 1.3 本文主要研究内容和论文结构安排 |
| 第2章 电能表计量误差分析 |
| 2.1 电能计量原理 |
| 2.1.1 感应式电能计量原理 |
| 2.1.2 电子式电能计量原理 |
| 2.1.3 数字式电能计量原理 |
| 2.2 电能计量误差来源 |
| 2.2.1 电能表内部元器件 |
| 2.2.2 环境温湿度 |
| 2.2.3 其他因素 |
| 2.3 电能表计量误差实验分析方法 |
| 2.3.1 基于IEC62052 的电能表计量误差实验方法 |
| 2.3.2 基于GB/T17215 的电能表计量误差实验方法 |
| 2.3.3 基于R46 的电能表计量误差实验方法 |
| 2.4 本章小结 |
| 第3章 信号动态变化下计量误差影响研究 |
| 3.1 谐波计量误差影响分析 |
| 3.1.1 谐波简介 |
| 3.1.2 谐波背景下的电能计量模型 |
| 3.1.3 基于迭代滤波算法的谐波检测算法 |
| 3.1.4 R46 谐波下电能表计量误差实验分析 |
| 3.2 间谐波计量误差影响分析 |
| 3.2.1 间谐波简介 |
| 3.2.2 间谐波下电能表计量误差实验分析 |
| 3.3 电压闪变计量误差影响分析 |
| 3.3.1 电压闪变简介 |
| 3.3.2 电压闪变下电能表计量误差实验 |
| 3.4 本章小结 |
| 第4章 电能表综合误差模型研究 |
| 4.1 R46 电能表综合误差评估方法 |
| 4.1.1 电能表综合误差评估模型 |
| 4.1.2 电能表综合误差实验 |
| 4.2 改进R46 电能表综合误差评估模型 |
| 4.3 本章小结 |
| 第5章 实验与结果分析 |
| 5.1 基本误差实验分析 |
| 5.1.1 基本误差实验方法 |
| 5.1.2 基本误差实验与数据分析 |
| 5.2 单一影响量实验误差分析 |
| 5.2.1 电压变化对电能表计量误差实验分析 |
| 5.2.2 频率变化对电能表计量误差实验分析 |
| 5.2.3 温度对电能表计量误差实验分析 |
| 5.2.4 三相负载不平衡对电能表计量误差实验分析 |
| 5.3 改进模型实验与数据分析 |
| 5.3.1 实验平台搭建 |
| 5.3.2 改进模型实验方案设计与数据分析 |
| 5.3.3 改进模型实验结果的不确定度分析 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
| 附录 A 攻读学位期间学术成果 |
| 附录 B 攻读硕士学位期间参与的科研项目 |
| 附录 C 攻读硕士学位期间获得的奖励 |
（5）畸变信号条件下电能计量新技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 本文研究背景和意义 |
| 1.2 畸变信号下电能计量技术国内外研究现状 |
| 1.2.1 现有电能计量标准 |
| 1.2.2 电能计量方法的研究现状 |
| 1.3 项目来源和本文的主要内容 |
| 第2章 畸变信号对电能计量的影响分析 |
| 2.1 现有电子式电能表构成 |
| 2.2 畸变信号对电能计量准确性的影响分析 |
| 2.2.1 畸变信号对电流互感器的影响分析 |
| 2.2.2 畸变信号对乘法器的影响分析 |
| 2.2.3 畸变信号对后置滤波器的影响分析 |
| 2.3 本章小结 |
| 第3章 畸变信号下的电能计量方法 |
| 3.1 畸变信号条件下的计量模型与算法 |
| 3.1.1 畸变信号条件下的功率数学模型 |
| 3.1.2 基于新型优化窗改进FFT和快速小波变换功率测量流程 |
| 3.2 新型优化窗改进FFT的稳态信号计量方法 |
| 3.2.1 傅里叶变换的基本原理 |
| 3.2.2 新型优化窗的选取 |
| 3.2.3 新型优化窗改进FFT算法 |
| 3.2.4 基于新型优化窗改进FFT的稳态信号功率测量 |
| 3.2.5 稳态信号计量算法的仿真与分析 |
| 3.3 快速小波变换的非稳态信号计量方法 |
| 3.3.1 小波变换原理 |
| 3.3.2 改进快速小波算法 |
| 3.3.3 小波函数的选择和分解层数的确定 |
| 3.3.4 基于快速小波变换的非稳态信号功率测量 |
| 3.3.5 非稳态信号计量算法的仿真与分析 |
| 3.4 本章小结 |
| 第4章 畸变信号下的电能计量模拟仿真实验研究 |
| 4.1 单相半波整流电路信号的电能计量仿真实验 |
| 4.1.1 单相半波整流电路模型 |
| 4.1.2 单相半波整流电路功率测量 |
| 4.2 电弧炉信号的电能计量仿真实验 |
| 4.2.1 电弧炉模型 |
| 4.2.2 电弧炉信号功率测量 |
| 4.3 高铁牵引变信号的电能计量仿真实验 |
| 4.3.1 高铁牵引变信号模型 |
| 4.3.2 高铁牵引变信号功率测量 |
| 4.4 本章小结 |
| 第5章 畸变信号下的新型电能计量装置设计 |
| 5.1 畸变信号电能计量装置硬件设计 |
| 5.1.1 信号采集单元 |
| 5.1.2 数据处理单元 |
| 5.1.3 数据管理单元 |
| 5.2 畸变信号电能计量装置软件设计 |
| 5.2.1 主程序模块 |
| 5.2.2 畸变电能计量模块 |
| 5.2.3 数据传输模块 |
| 5.3 人机交互模块软件与界面设计 |
| 5.4 实验与分析 |
| 5.5 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
| 附录A 攻读硕士学位期间参与的科研项目与科研成果 |
（6）低复杂度二元扩域多项式基和高斯正规基乘法器设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 研究的背景与目的 |
| 1.2 国内外研究现状 |
| 1.2.1 多项式基 |
| 1.2.2 对偶基 |
| 1.2.3 正规基 |
| 1.2.4 Karatsuba算法 |
| 1.2.5 TMVP分解 |
| 1.2.6 心脏收缩结构 |
| 1.2.7 位串行、位并行和字串行结构 |
| 1.3 研究现状分析 |
| 1.4 主要研究内容 |
| 1.5 章节组织 |
| 第2章 Karatsuba算法的(b,2)分法 |
| 2.1 多项式基乘法运算 |
| 2.1.1 多项式基 |
| 2.1.2 多项式约减 |
| 2.1.3 Karatsuba算法 |
| 2.2 (b,2)分法 |
| 2.3 基于(b,2)分法的字串行多项式乘法器 |
| 2.4 基于k分法和(b,2)分法的可扩展乘法器 |
| 2.4.1 基于并行(b,2)分法的子字多项式乘法器 |
| 2.4.2 可扩展架构 |
| 2.5 时间和空间复杂度分析 |
| 2.5.1 时间和空间复杂度比较 |
| 2.5.2 拟合结果比较 |
| 2.6 本章小结 |
| 第3章 改进的TMVP方法 |
| 3.1 高斯正规基乘法运算 |
| 3.1.1 高斯正规基 |
| 3.1.2 回文多项式基 |
| 3.1.3 基于回文多项式基的高斯正规基乘法运算 |
| 3.1.4 TMVP分解 |
| 3.2 改进的TMVP |
| 3.3 复杂度分析 |
| 3.4 本章小结 |
| 第4章 STMVP分解和SMVP分解 |
| 4.1 高斯正规基乘法运算 |
| 4.2 一次迭代STMVP |
| 4.3 递归STMVP |
| 4.3.1 STMVP二分法 |
| 4.3.2 STMVP三分法 |
| 4.3.3 复杂度分析 |
| 4.4 SMVP分解 |
| 4.4.1 SMVP的n分法 |
| 4.4.2 SMVP的递归分解 |
| 4.5 本章小结 |
| 第5章 高斯正规基乘法运算 |
| 5.1 张量积用于GNB乘法运算 |
| 5.1.1 张量积 |
| 5.1.2 张量积用于TMVP |
| 5.1.3 二分法 |
| 5.1.4 字串行GNB乘法器 |
| 5.2 基于TMVP和HVMP的GNB乘法运算 |
| 5.2.1 部分积A0B的计算 |
| 5.2.2 次二次字串行乘法器 |
| 5.2.3 复杂度分析 |
| 5.3 本章小结 |
| 结论 |
| 参考文献 |
| 攻读博士学位期间发表的论文及其他成果 |
| 致谢 |
| 个人简历 |
（7）面向图像识别的卷积神经网络加速器研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究的技术现状分析 |
| 1.3 本文主要研究内容 |
| 1.4 论文结构安排 |
| 第二章 卷积神经网络加速综合理论 |
| 2.1 卷积神经网络理论 |
| 2.1.1 神经网络 |
| 2.1.2 卷积神经网络 |
| 2.2 卷积神经网络算法加速 |
| 2.2.1 算法的软件加速与硬件加速 |
| 2.2.2 卷积神经网络加速分析 |
| 2.2.3 卷积神经网络加速探讨 |
| 2.3 本章小结 |
| 第三章 硬件加速器架构 |
| 3.1 系统架构 |
| 3.2 二维卷积计算的架构 |
| 3.3 下采样计算的架构 |
| 3.4 激活函数计算架构 |
| 3.5 存储系统的设计 |
| 3.6 控制单元的设计 |
| 3.7 系统架构设计说明 |
| 3.7.1 PE单元结构的布置 |
| 3.7.2 并行策略分析 |
| 3.7.3 数据稀疏处理 |
| 3.7.4 神经网络计算处理 |
| 3.7.5 数据位宽的选择 |
| 3.8 本章小结 |
| 第四章 卷积神经网络加速器的实现与验证 |
| 4.1 基于卷积神经网络的人脸识别算法的训练 |
| 4.1.1 样本选取 |
| 4.1.2 算法的训练 |
| 4.1.3 基于卷积神经网络人脸检测 |
| 4.1.4 数字识别卷积神经网络 |
| 4.1.5 浮点数定点化 |
| 4.2 卷积神经网络映射 |
| 4.3 加速器试验验证 |
| 4.3.1 算法验证结果 |
| 4.4 卷积神经网络算法在GPU和 DSP上的映射 |
| 4.5 性能对比分析 |
| 4.6 本章小结 |
| 第五章 总结与展望 |
| 5.1 论文总结 |
| 5.2 工作展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
（8）基于多项式基底的字串行乘法器设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景及研究的目的和意义 |
| 1.2 研究现状 |
| 1.3 本文主要工作 |
| 1.4 本文的章节安排 |
| 第2章 有限域下多项式乘法基础 |
| 2.1 有限域 |
| 2.1.1 基本运算规则 |
| 2.1.2 域元素表达 |
| 2.2 多项式乘法器基础 |
| 2.2.1 多项式基底乘法 |
| 2.2.2 Two-wayTMVP |
| 2.2.3 TMVP的k-way分解 |
| 2.3 本章小结 |
| 第3章 字串行乘法器结构设计 |
| 3.1 MPB基底的提出 |
| 3.2 双基底乘法的设计 |
| 3.3 K-way分解法 |
| 3.4 双基底乘法器结构设计 |
| 3.4.1 乘法器结构设计 |
| 3.4.2 乘法器复杂度分析 |
| 3.5 本章小结 |
| 第4章 基于FPGA的多项式乘法实现 |
| 4.1 移位相加法的改进与实现 |
| 4.1.1 算法原理 |
| 4.1.2 功能仿真验证 |
| 4.2 Two-way TMVP方法的实现 |
| 4.2.1 算法原理及逻辑结构图 |
| 4.2.2 功能仿真验证 |
| 4.2.3 硬件实现 |
| 4.3 硬件资源利用率比较 |
| 4.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及其它成果 |
| 致谢 |
（9）基于有源器件的全集成连续时间滤波器的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 引言 |
| 1.2 模拟滤波器 |
| 1.2.1 采样滤波器 |
| 1.2.2 连续时间滤波器 |
| 1.2.3 连续时间滤波器的三种模式 |
| 1.3 选题背景与研究现状 |
| 1.3.1 选题背景 |
| 1.3.2 连续时间滤波器的研究现状 |
| 1.4 研究内容及结构 |
| 1.5 本章小结 |
| 第2章 跨导运算放大器和电流传送器 |
| 2.1 跨导运算放大器 |
| 2.1.1 跨导运算放大器的模型和特性 |
| 2.1.2 跨导运算放大器的基本应用电路 |
| 2.1.3 跨导运算放大器的实现电路 |
| 2.2 电流传送器 |
| 2.2.1 第一代电流传送器 |
| 2.2.2 第二代电流传送器 |
| 2.2.3 差动差分电流传送器 |
| 2.3 本章小结 |
| 第3章 基于多输出差动差分电流传送器的模拟乘法器设计 |
| 3.1 模拟乘法器的工作原理 |
| 3.2 模拟乘法器的实现方法 |
| 3.3 基于多输出差动差分电流传送器的模拟乘法器的设计 |
| 3.3.1 设计思路及电路结构 |
| 3.3.2 电路仿真及性能分析 |
| 3.4 本章小结 |
| 第4章 基于跨导运算放大器的混合模式二阶通用滤波器设计 |
| 4.1 二阶滤波器的设计方法 |
| 4.2 基于跨导运算放大器的混合模式二阶滤波器 |
| 4.2.1 电压模式滤波器 |
| 4.2.2 电流模式滤波器 |
| 4.3 混合模式滤波器的灵敏度分析 |
| 4.3.1 灵敏度定义 |
| 4.3.2 混合模式电路的灵敏度 |
| 4.4 本章小结 |
| 第5章 基于跨导运算放大器的高阶滤波器设计 |
| 5.1 级联法设计高阶滤波器 |
| 5.1.1 设计原理 |
| 5.1.2 设计举例 |
| 5.2 有源模拟法设计高阶滤波器 |
| 5.2.1 设计原理 |
| 5.2.2 设计举例 |
| 5.3 本章小结 |
| 第6章 总结与展望 |
| 6.1 全文总结 |
| 6.2 研究展望 |
| 参考文献 |
| 作者简介及在学期间所取得的科研成果 |
| 致谢 |
（10）基于单速率滤波器组技术的高效数字信道化接收算法研究及FPGA实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 数字信道化接收机国内外研究概况 |
| 1.2.1 数字信道化接收机的特征 |
| 1.2.2 数字信道化技术国内外研究现状 |
| 1.3 本文开展主要工作 |
| 1.4 论文结构 |
| 第二章 数字信道化技术基础理论 |
| 2.1 传统信道化接收机实现原理 |
| 2.2 数字信道化接收机实现原理及整体架构 |
| 2.3 数字信道化技术基础理论 |
| 2.3.1 基于FFT的信道化技术 |
| 2.3.2 数字信道化接收机的信道检测技术 |
| 2.4 本章小结 |
| 第三章 基于单速率滤波器组的数字信道化接收机技术 |
| 3.1 基于多相滤波器组的信道化技术研究 |
| 3.2 基于单速率滤波器组的数字信道化技术研究 |
| 3.2.1 基于频罩法(FRM)的FIR滤波器设计技术 |
| 3.2.2 单速率分析滤波器组算法 |
| 3.2.3 节点调制单速率滤波器组算法 |
| 3.2.4 单速率滤波器组子信道降采样技术 |
| 3.3 FFB与FFT和多相结构比较 |
| 3.3.1 FFB与FFT性能比较 |
| 3.3.2 FFB与多相结构性能比较 |
| 3.4 本章小结 |
| 第四章 基于单速率滤波器组的数字信道化接收模块设计与实现 |
| 4.1 数字信道化接收机系统架构设计 |
| 4.2 基于单速率滤波器组数字信道化接收模块实现 |
| 4.2.1 数字信道化关键算法模块实现 |
| 4.2.2 信道化后续处理模块 |
| 4.2.3 高速数据传输模块 |
| 4.2.4 射频信号流盘模块 |
| 4.2.5 射频信号回放模块 |
| 4.3 本章小结 |
| 第五章 基于单速率滤波器组的数字信道化接收模块结果测试 |
| 5.1 数字信道化接收模块硬件搭建 |
| 5.1.1 基于虚拟化仪器的矢量信号分析仪的搭建 |
| 5.1.2 基于虚拟化仪器的矢量信号发生器的搭建 |
| 5.2 数字信道化接收机系统测试结果 |
| 5.2.1 正弦信号测试 |
| 5.2.2 方波信号测试 |
| 5.2.3 FM信号测试 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士期间发表的论文和科研成果 |
四、时间分割式乘法器（论文参考文献）
- [1]基于FPGA的多路CNN并行计算体系结构研究[D]. 张硕. 北京工业大学, 2020(06)
- [2]针对大规模MIMO的联合检测译码系统的算法优化与架构设计[D]. 蔡亦倩. 南京大学, 2020(02)
- [3]面向深度学习算法的DSP关键技术研究[D]. 杨超. 国防科技大学, 2019(01)
- [4]基于R46的电能计量误差建模及分析方法研究[D]. 罗丹. 湖南大学, 2019(06)
- [5]畸变信号条件下电能计量新技术研究[D]. 赵恒一. 湖南大学, 2019(06)
- [6]低复杂度二元扩域多项式基和高斯正规基乘法器设计[D]. 杨春生. 哈尔滨工业大学, 2018(01)
- [7]面向图像识别的卷积神经网络加速器研究[D]. 李廉. 南京航空航天大学, 2018(02)
- [8]基于多项式基底的字串行乘法器设计与实现[D]. 董淑霞. 哈尔滨工业大学, 2018(01)
- [9]基于有源器件的全集成连续时间滤波器的研究[D]. 梁潇. 吉林大学, 2017(09)
- [10]基于单速率滤波器组技术的高效数字信道化接收算法研究及FPGA实现[D]. 张旭. 东南大学, 2015(02)