一、数字单块集成电路的设计（论文文献综述）
龚斌[1]（2020）在《一种IC测试仪的DSIO模块设计》文中研究说明集成电路测试技术随着集成电路技术的发展而发展,并且在集成电路的研发、设计、生产和应用等各方面都可以看到集成电路测试仪的身影。近十几年随着超大规模集成电路制造技术的发展,使得具有一定数量的数字管脚集成电路得到广泛应用,此类集成电路测试要求集成电路测试仪能够进行几百次的电压、电流和时序测试以及百万次的功能测试,如此大规模的功能测试意味着海量的测试向量需要存储并下发给被测件。因此,集成电路测试仪器如何方便地对具有上述特点集成电路进行功能测试成为当前亟需解决的问题。本文首先介绍了数字集成电路测试仪的相关结构和功能测试涉及的测试向量相关内容,结合测试需求设计了一种IC（Integrated Circuit）测试仪的测试向量存储管理模块（Digital Signal Input/Output,DSIO）,并给出了模块设计原理、功能描述以及主要存在问题的解决方案。根据数字集成电路测试仪的一般构成,本文模块硬件主要由FPGA（Field Programmable Gate Array）控制处理核心和DDR3 SDRAM（Double Data Rate 3Synchronous Dynamic Random Access Memory）存储介质组成。模块具体实现以下三个部分的功能:预读处理部分,为了降低测试向量读出路径延时,完成测试前测试向量从DDR3 SDRAM到FPGA内部块存储的预读操作处理;DDR3 SDRAM存储控制部分,该部分完成测试向量存储管理的DDR3 SDRAM多端口读写控制,由于本文对测试向量按不同端口进行分类存储管理,而DDR3 SDRAM只有一套数据和地址控制总线,因此该部分完成对不同端口对DDR3 SDRAM读写访问控制设计,解决多端口缓存同时对单块DDR3 SDRAM的读写数据需求问题;读写请求仲裁部分,本部分根据实际应用需求划定不同端口对DDR3 SDRAM的读写优先级,根据优先级来仲裁各端口的请求,并发出应答信号来派发DDR3 SDRAM存储器地址以及数据总线的控制权。最后,将上述数字集成电路测试仪DSIO模块中所涉及的控制功能模块在搭载了FPGA和DDR3 SDRAM的集成电路测试仪的数字通道板上进行硬件实现,并进行各项测试。通过数字通道板对DSIO模块各项性能的测试,测试结果表明本文设计方案的正确性,模块功能达到了设计的预期要求。
杨东旭[2]（2020）在《基于FPGA的eMMC存储、PCIe和以太网传输的数据采集系统设计》文中研究表明随着测量测控行业的不断发展,在许多信号采集应用中,采集设备需要对测量信号进行多通道、高同步、高采样率、高精度、高吞吐率以及实时传输的采集,因此设计一种具有数据存储和传输功能的多通道信号采集系统具有重要的工程应用价值。本文在基于旋翼桨叶表面压力信号128通道同步采集设计的基础上,研究采集系统失配误差的估计与校正、eMMC存储、以太网数据传输和PCIe数据传输,其主要包括:ADC采样时钟延时误差造成的通道间相位匹配失调分析、eMMC 5.0协议规范研究、基于FPGA的eMMC存储主控器设计、基于以太网芯片W5500的TCP数据通信设计以及结合Xilinx IP核集成RIFFA2.0框架的PCIe数据传输设计。本文首先根据所应用的场景提出系统的设计方案,整个方案设计的结构主要由信号采集卡和数据存储传输主控卡两个部分构成。其中,信号采集卡主要包括信号放大、滤波、ADC以及控制逻辑模块的设计,而数据存储传输主控卡主要包括主从数据通信、数据处理、PCIe数据传输、eMMC数据存储和以太网通信等模块设计。接着本文对采集系统的特性进行分析,其主要对ADC系统模型、性能参数、失配误差和多通道相位匹配分析,通过ADC系统模型定量的分析了偏置误差、增益误差和时钟延时误差对采集数据频域的影响。其次再研究了 eMMC 5.0规范协议,该协议制定了存储设备的工作寄存器、设备工作模式、数据通信接口和读写控制时序等内容,并在该协议的基础上设计基于FPGA的eMMC数据存储控制器,控制器主要包括初始化模块、命令通信模块、工作状态处理模块和数据读写驱动模块。然后再根据实际需求本采集系统设计了两种数据传输方式,一种是结合以太网芯片W5500的TCP数据通信,另一种是结合Xilinx IP核集成RIFFA2.0框架的PCIe数据传输设计,以太网传输采用网络芯片W5500作为TCP通信连接控制器,主控器负责读写芯片的寄存器实现数据传输,PCIe数据传输则是采用Xilin FPGA中的IP核实现PCIe的物理层数据处理,数据链路层和事务层则由RIFFA2.0集成模块来实现数据处理。最后主要是对本采集系统设计中的各个模块进行测试,其包括采集卡部分、数据存储部分和数据传输部分,采集卡主要验证增益的配置和数据的回传功能,数据存储主要是验证数据的读写速率和准确性,数据传输主要是验证TCP和PCIe数据传输的速率。测试结果表明,单块采集卡能够满足16通道200KSPS的同步采集,8块采集卡总共128通道同时采集时的数据量达到76MB/s,而eMMC存储控制器能够达到最高104MB/s的读写速率,W5500网络通信速率测得最大为22Mb/s,PCIe数据传输总共能够达到3 GB/s的传输带宽。
李致洁[3]（1977）在《集成电路和大规模集成电路》文中进行了进一步梳理
莫托洛拉半导体产品公司技术部[4]（1967）在《数字单块集成电路的设计》文中进行了进一步梳理为了适当地设计集成电路,今天,电路工程师不仅要掌握半导体元件理论和设计原理,而且还必须对生产集成电路所遇到的工艺上的局限性了如指掌。到目前为止,还没有一套能满足各种所需要的电路的设计规则。例如,从技术和经济考虑的观点出发,数字电路的设计方法与线性电路的设计方法完全不同。但是,根据将典型的数字电路设计转化为单块器件的理论和设计过程,就能够非常透彻地了解集成电路的设计。 在下文讨论中,将提出集成电路理论的诸要点,设计关系、过程以及参数,对于目前数字计算机中应用的大部分单块电路都适用。为了达到此目的,可采用正在由其托洛拉公司成批生产的高速DTL“或非”门（图1）达到。
常郝[5]（2015）在《三维集成电路测试关键技术研究》文中研究指明三维集成电路通过垂直集成极大地提升了晶体管的集成数量,被认为是能够延续摩尔定律的一项重要技术。相比传统的线绑定互连,3D IC具有多个显着的优点,包括较小的外形尺寸,较高的互连带宽,较低的功耗以及异构集成。据估计,垂直互连可以减少一半功耗,增加八倍带宽以及减少35%的存储器容量。然而,三维集成电路垂直绑定多个晶片,集成度远高于二维芯片,但由于封装管脚只能置于芯片四周,因此3D IC封装管脚数与二维芯片基本相同,因此分配给每个模块的测试资源相对变少,可控制性、可观察性均下降,使得传统面向二维芯片的可测试性设计不足以测试三维集成电路中的故障。3D IC测试流程中的中间绑定测试是传统2D IC测试流程中所没有的测试阶段,中间绑定测试流程复杂且测试时间较长。目前TSV制造工艺尚不成熟,是容易受制造缺陷影响的敏感单元,TSV良率有待提高,而且,TSV数目较多,随着堆叠晶片数量的增加,TSV失效造成的芯片良率损失呈指数级上升,现有技术难以有效应对三维集成电路测试挑战。本文针对以上问题,在中间绑定阶段考虑三维集成电路的失效概率和失效成本,使用优化的堆叠次序提高整个3D IC良率。研究了中间绑定测试优化方法,采用整数线性规划解决了3D IC中间绑定测试结构和测试调度优化问题。同时研究了非侵入式硅通孔测试方法,采用脉宽缩减原理测试硅通孔电阻开路故障和泄露故障。本文主要贡献如下：（1）基于三维集成电路中间绑定测试次序优化的良率提升。针对3D IC良率不高的问题,本文提出一种新的重排堆叠方案,通过优化中间绑定次序,可以进一步提高堆叠良率。3D IC测试流程与2D IC测试流程的主要区别在于中间绑定测试。通过估计绑定失效的概率和成本来优化中间绑定次序,从而尽可能早地检测出失效部件。使用3D IC良率模型和成本模型广泛分析各种工艺参数,如晶片良率、堆叠层数、TSV冗余度与失效率对重排方案的影响。实验结果表明,与现有的顺序堆叠相比,本文提出的重排堆叠的失效面积比例只有顺序堆叠方式的一半。（2）基于三维集成电路中间绑定测试时间优化的测试成本降低。针对3D IC中间绑定测试时间过长问题,提出一种中间绑定测试时间优化方案。中间绑定测试能够更早地检测出3DIC绑定过程中晶圆减薄、TSV对齐、绑定等工艺引入的缺陷,但在3D IC测试流程中增加中间绑定测试会导致测试时间剧增,因此必须对中间绑定测试的测试时间进行优化。在测试时间优化的过程中需要综合考虑多种约束条件。已有的3D IC测试文章大都只考虑了某一方面的约束,要么只考虑了测试TSV个数约束、要么只考虑了测试功耗约束、要么测试管脚假设不合理,研究得不够全面透彻。综合考虑多种约束条件,采用形式化的、严格推导的整数线性规划优化模型,在测试TSV、测试管脚、测试功耗等约束条件下,解决3D IC的测试时间优化问题,最优化中间绑定测试时间,从而降低测试成本。（3）基于脉宽缩减的绑定前TSV测试研究。针对硅通孔良率不高,绑定前测试访问困难等难题,提出一种基于脉宽缩减的绑定前硅通孔测试方案。基于脉宽缩减原理提出一种非侵入式的绑定前TSV测试方法来检测电阻开路故障和泄露故障。TSV中的缺陷不仅会导致TSV网络中传输延迟出现波动,同时也会影响跳变延迟的变化。把TSV看作是驱动门的容性负载,遍历环状缩减单元的脉冲将会一直被缩减,直到该脉冲消失。将脉冲的缩减量数字化为一个数字码并与预期无故障信号的数字码进行比较。使用HSPICE在45纳米CMOS集成电路工艺库下模拟故障检测实验。实验结果表明本文方案测试精度高、故障检测范围广且具有很高的灵活性,能够检测到200欧姆以上的电阻开路故障,以及等效泄露电阻400兆欧以下的泄露故障。该方法的可测试性设计面积开销相比于实际的晶片可以忽略不计。
方田[6]（2019）在《数字集成电路测试系统驱动程序的设计及实现》文中进行了进一步梳理随着科学技术的进步,集成电路产业取得了飞速的发展。作为保证集成电路性能和质量的重要手段,集成电路测试技术得到了深入地研究。数字集成电路测试系统是对数字集成电路电气参数、工作性能测试的重要工具。随着集成电路集成度的提高和引脚的逐渐增多,一块集成电路所提供的功能日益庞大,集成电路测试系统需要能提供更强大的测试功能以满足测试需求。本文实现了数字集成电路测试系统驱动程序的设计,可有效地配合界面实现对测试机硬件系统的控制,完成对数字集成电路的相应测试。本文采用分层设计的思想,使驱动程序具有更好的扩展性和维护性。本文对数字集成电路测试系统驱动程序进行了以下研究:（1）本文分析了数字集成电路测试中直流参数测试和功能测试的测试过程,总结了驱动程序中驱动接口总体的调用流程,并针对硬件设备上测试板卡提供的存储空间不足的情况,设计了时序集参数动态导入和历史记录参数动态读取的软件流程,以支持更多的向量集进行功能测试。根据集成电路测试原理和上述测试流程,本文总结了测试过程中所需的功能接口,并完成了驱动程序的框架设计。（2）本文将驱动程序分为了器件层、功能层和系统层。其中器件层负责提取测试板卡上基础器件类,并提供各器件类的操作方法;功能层中通过各种器件对象的逻辑搭配与组合,实现数字集成电路测试系统需要的功能模块;系统层负责管理测试机中的硬件资源,并向上层程序提供可调用的驱动接口和数据传输功能。（3）在总线传输接口设计方面,本文采用了接口与实现分离的编程思想和依赖注入的设计方式。驱动程序给出通用传输接口的抽象类,并在具体的总线传输类中完成通用传输接口的实现。这种设计使驱动程序支持多种总线协议,增加了驱动程序的可移植性。
张国振[7]（2020）在《集成电路测试系统中大规模向量编译模块设计与优化》文中提出集成电路测试系统时代广泛使用的测试方法是:集成电路测试系统读取测试向量,对被测芯片引脚施加输入激励,测试被测芯片引脚输出响应,比较输出响应与预期响应来判断被测芯片是否达标。测试向量行数数以百兆级别,所包含的测试内容十分复杂,因此采用支持存储、传递测试向量的码型文件作为输入是广泛使用的测试向量输入方式。本文集成电路测试系统中大规模向量编译模块设计与优化旨在将存储海量测试向量的码型文件转换为测试仪可执行二进制文件。在设计过程中,根据软件设计高内聚低耦合的设计原则,本论文采用分模块设计和控制反转接口设计的思想,确保程序的可读性和扩展性。本文的主要研究内容如下:1.针对海量测试向量存取速度慢的问题,设计测试向量存储格式;根据设计格式的特点,比较二进制格式和HDF5格式文件存储测试向量的优缺点;选定HDF5格式作为本文测试向量文件的目标格式。2.针对海量测试向量编译过程中速度慢、内存占用大的问题,本文对比了语法分析树和无缓冲嵌入动作两种方案。经过性能分析和实验对比提出了混合实现方案,对码型文件中占据大量计算的向量声明区采用内存占用和计算量均较小的无缓冲嵌入动作方法;对码型文件中其余描述性功能区采用结构更明晰、简单的语法分析树实现。3.针对G4语法规则文件设计的问题,设计泰瑞达T语言格式测试语言规则;根据测试语言规则的特点,对泰瑞达T语言格式码型文件进行功能区划分;设计扫描引脚声明区和扫描向量声明区的语法表达式和词法表达式。4.针对扫描向量逻辑处理复杂的问题,分析扫描向量格式（字符格式、十六进制格式）、引脚类型（si、so）、引脚模式（1-bit、2-bit）,提出扫描向量格式统一化方法;分析扫描向量属性（串行向量）和普通行向量属性（并行向量）,提出串并向量转换方法。5.针对向量编译软件进行测试与验证,确保向量编译软件的正确性以及性能能够达到项目的技术指标要求。经过测试,本论文设计的向量编译软件实现了扫描链功能的添加和海量测试向量的编译,实现128M行向量深度以及1024列向量广度的编译。
陆佳艳[8]（2020）在《搬运机器人视觉检测技术研究》文中认为随着中国制造2025的到来,机器人行业迅速发展,机器人已广泛应用到了国民经济中的各个重要环节,例如快递、餐饮、银行、医疗等等。工业机器人在自动化生产领域的应用也越来越广泛,可实现涂胶工艺、搬运码垛工艺、分拣工艺、装配工艺等工作流程。随着计算机产业技术的不断发展,视觉技术和图像处理技术得到质的飞跃,基于视觉的图像处理技术与工业机器人的结合日益紧密,可将视觉系统与搬运机器人系统相结合,使得工业机器人视觉系统在工业生产过程中得到了广泛的应用。以往的机器人搬运系统在进行产品加工时比较机械化,生产效率较低,无法对产品进行识别,导致无法剔除生产过程中的瑕疵品。通过将机器人搬运系统和视觉系统紧密结合,形成机器人手眼系统识别产品瑕疵,提高工业生产效率,给企业和社会带来巨大的利益。本文的研究工作如下:1.CHL-DS-01视觉智能分拣工作站的应用,此工作站中ABB工业机器人与欧姆龙视觉系统结合应用,通过其结构设计建立搬运机器人、CCD相机和物料三者坐标系之间的数学模型,应用空间几何原理,推导出机器人和物件之间的转换矩阵;以物件坐标系为中间转换矩阵,得出机器人和相机坐标系之间的转换关系。2.对机器人进行运动学分析,以D-H原理为基础建立连杆坐标系,并以此推导出机器人运动学正解。采用OTSU算法对Canny边缘检测算法进行自适应阈值的改进,解决外界光线的强弱对边缘处理质量的影响;应用Hough变换算法获取图像中物体的姿态参数,利用Hu矩算法获取物体的坐标参数。3.以CHL-DS-01视觉智能分拣工作站为实验对象,模拟3C行业芯片分拣及安装过程,利用并行数据连接方式进行ABB工业机器人与欧姆龙视觉系统的通讯,利用工业机器人拾取搬运芯片,通过CCD视觉检测装置进行芯片分类,最终完成单块PCB板的智能分拣与装配。
陈弘达[9]（2015）在《电子信息材料》文中研究表明1前言进入21世纪,整个世界正飞速地经历着前所未有的关键性历史转折。在度过了农业革命、工业革命之后,人类也迎来信息革命和知识经济时代。2049年是新中国100年华诞,可以毫不夸张的说,那时的中国已列入发达国家行列,我们的科学技术将跻身科技强国的前列,电子信息材料产业也将得到稳步、健康的发展。
许莉[10]（2019）在《FPGA中嵌入式块存储器IP软核的设计与实现》文中研究指明知识产权（Intellectual Property,IP）软核是使用硬件描述语言对现场可编程逻辑器件（Field Programmable Gate Array,FPGA）的功能模块进行描述而形成的逻辑文件,它的高灵活性和可移植性,使其具有良好的可持续发展性与可推广性。在FPGA应用过程中,IP软核的合理设计能够有效地改善由硬件设计不足带来的缺陷。本文针对FPGA开发过程中IP软核可复用的特点,设计了用于直接生成IP软核的软件工具,从而简化FPGA的设计过程。本文主要研究了FPGA中嵌入式块存储器（Block Random Access Memory,BRAM）的结构和IP软核的设计流程,在此基础上,对传统IP软核的设计方法进行优化,并通过编写程序完成了改进后的IP软核设计方法的软件实现。本文的主要工作如下:首先,本文介绍了IP软核开发过程中涉及到的理论基础。阐述了FPGA的基础理论,包括硬件结构、工作原理和延时分析;同时,参照业界普遍使用的IP软核设计流程,详细介绍了FPGA嵌入式BRAM的IP软核开发过程。其次,本文研究了FPGA嵌入式BRAM的IP软核设计方法。基于传统的FPGA嵌入式BRAM的IP软核设计方法,根据嵌入式BRAM的电路结构特点,提出一种改进的IP软核设计方法。该方法通过把使用比较频繁的数据位均匀分布到不同的BRAM上,来缩短单个BRAM的工作时间,从而提高电路的工作频率。对设计出的IP软核进行测试,结果表明,使用该方法设计的IP软核的功能和性能指标均达到设计要求。最后,本文根据改进后的IP软核设计方法,完成软件工具的设计。使用可扩展标记语言（Extensible Markup Language,XML）描述IP软核的基本信息、端口信息和配置信息,将它们以图形界面的形式呈现,用户在图形界面上能够设置IP软核的参数;使用C++编程语言实现改进的IP软核设计方法,它能够根据用户设置的参数生成相应的IP软核。对设计的软件工具进行测试,结果表明,设计的软件能够实现IP软核的管理、分类和生成。
二、数字单块集成电路的设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、数字单块集成电路的设计（论文提纲范文）
（1）一种IC测试仪的DSIO模块设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 集成电路的发展状况 |
| 1.1.1 集成电路的分类 |
| 1.1.2 集成电路发展的特点 |
| 1.2 集成电路测试的发展状况 |
| 1.2.1 集成电路测试的发展 |
| 1.2.2 集成电路测试的重要性 |
| 1.2.3 集成电路测试的分类 |
| 1.3 主要研究内容及章节安排 |
| 第二章 数字IC测试仪DSIO模块设计 |
| 2.1 数字集成电路测试仪硬件框架介绍 |
| 2.2 测试向量 |
| 2.3 模块设计原理及功能描述 |
| 2.4 主要问题解决方案 |
| 2.4.1 测试向量缓存方案 |
| 2.4.2 测试向量处理方案 |
| 2.4.3 DDR3 SDRAM读写总线仲裁方案 |
| 2.4.4 测试向量预读取处理 |
| 2.5 本章小结 |
| 第三章 DSIO模块的硬件实现 |
| 3.1 系统设计原则 |
| 3.2 FPGA及 DDR3 SDRAM的选型介绍 |
| 3.2.1 FPGA芯片介绍 |
| 3.2.2 DDR3 SDRAM芯片介绍 |
| 3.3 电子引脚 |
| 3.4 DSIO模块硬件框架设计 |
| 3.5 DDR3 SDRAM存储器的多端口读写控制设计 |
| 3.5.1 DDR3 SDRAM工作原理 |
| 3.5.2 多端口读写数据控制器设计 |
| 3.5.3 读写数据缓存接口 |
| 3.6 本章小结 |
| 第四章 DSIO模块的可编程逻辑实现 |
| 4.1 DSIO模块的可编程逻辑总体设计框架 |
| 4.2 时钟路由与MIG核例化 |
| 4.2.1 时钟电路 |
| 4.2.2 DDR3 MIG核例化 |
| 4.3 DSIO模块的DDR3 SDRAM存储控制逻辑 |
| 4.3.1 DSIO预读数据控制逻辑 |
| 4.3.2 DSIO DDR3 读写控制逻辑 |
| 4.4 DSIO模块的读写数据总线仲裁逻辑 |
| 4.5 本章小结 |
| 第五章 测试结果及分析 |
| 5.1 DSIO模块性能测试 |
| 5.1.1 正确性及预读测试 |
| 5.1.2 多端口数据连续性测试 |
| 5.1.3 DSIO模块数据总线仲裁测试 |
| 5.1.4 测试向量发送及捕获速率测试 |
| 5.1.5 多端口混合读写带宽测试 |
| 5.2 本章小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（2）基于FPGA的eMMC存储、PCIe和以太网传输的数据采集系统设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 论文的研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 数据采集系统的研究现状 |
| 1.2.2 数据存储与传输技术研究现状 |
| 1.3 论文研究内容及章节安排 |
| 2 数据采集系统总体架构 |
| 2.1 系统适应场景与设计方案 |
| 2.2 采集卡信号调理与模数转换设计 |
| 2.2.1 信号调理电路设计 |
| 2.2.2 模数转换控制设计 |
| 2.3 主控卡数据存储与传输设计 |
| 2.3.1 数据汇集与处理设计 |
| 2.3.2 采集数据存储设计 |
| 2.3.3 采集数据传输设计 |
| 2.4 本章小结 |
| 3 数据采集系统误差研究与校正设计 |
| 3.1 采集系统误差模型与性能参数 |
| 3.2 通道采集数据失配误差分析 |
| 3.2.1 偏置误差与增益误差分析 |
| 3.2.2 多通道同步采集相位匹配分析 |
| 3.3 失配误差估计与校正设计 |
| 3.3.1 偏置误差估计与校正设计 |
| 3.3.2 增益误差估计与校正设计 |
| 3.3.3 多通道相位匹配误差估计与校正 |
| 3.4 本章小结 |
| 4 基于FPGA的eMMC数据储存实现 |
| 4.1 eMMC存储设备与规范 |
| 4.1.1 eMMC系统概述 |
| 4.1.2 eMMC总线协议 |
| 4.1.3 eMMC控制流程 |
| 4.2 eMMC存储控制器设计 |
| 4.2.1 控制器整体架构设计 |
| 4.2.2 时钟控制模块 |
| 4.2.3 初始化命令模块 |
| 4.2.4 命令通信控制模块 |
| 4.2.5 状态流程控制模块 |
| 4.2.6 数据传输控制模块 |
| 4.3 eMMC控制器仿真与验证 |
| 4.3.1 控制模块ISim软件仿真 |
| 4.3.2 数据存储ChipScope验证 |
| 4.4 本章小结 |
| 5 基于FPGA的PCIe和以太网数据传输实现 |
| 5.1 集成框架RIFFA概述 |
| 5.2 集成RIFFA的PCIe数据传输设计 |
| 5.2.1 PCI Express硬件IP模块设计 |
| 5.2.2 RIFFA集成架构模块实例化设计 |
| 5.3 以太网芯片TCP/IP通信控制设计 |
| 5.4 本章小结 |
| 6 数据采集系统测试 |
| 6.1 信号采集卡测试 |
| 6.1.1 采集卡增益配置测试 |
| 6.1.2 采集卡传输数据测试 |
| 6.2 数据传输主控卡测试 |
| 6.2.1 eMMC数据存储测试 |
| 6.2.2 TCP/IP数据传输测试 |
| 6.2.3 RIFFA PCIe数据传输测试 |
| 6.3 本章小结 |
| 7 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读学位期间取得的研究成果 |
（5）三维集成电路测试关键技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 缩写对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 研究动机：3D IC测试技术的主要问题与挑战 |
| 1.2.1 测试流程、成本与资源 |
| 1.2.2 可测试性设计 |
| 1.2.3 测试访问 |
| 1.2.4 测试功耗 |
| 1.3 三维集成电路测试研究现状及其局限性 |
| 1.4 研究内容及主要贡献 |
| 1.4.1 3D IC中间绑定测试次序优化 |
| 1.4.2 3D IC中间绑定测试时间优化 |
| 1.4.3 基于脉宽缩减的绑定前TSV测试研究 |
| 1.5 课题来源与论文的组织结构 |
| 第二章 三维集成电路概述 |
| 2.1 三维集成电路发展动力 |
| 2.1.1 互连延迟 |
| 2.1.2 存储器带宽与时延 |
| 2.1.3 功耗与噪声 |
| 2.1.4 外形尺寸 |
| 2.1.5 更低的成本 |
| 2.1.6 异构集成和电路安全性 |
| 2.2 三维集成工艺 |
| 2.2.1 三维堆叠技术 |
| 2.2.2 三维互连技术 |
| 2.2.3 TSV制造技术 |
| 2.2.4 三维绑定技术 |
| 2.3 三维集成电路研究现状 |
| 2.3.1 3D IC设计 |
| 2.3.2 3D IC容错 |
| 2.3.3 3D IC散热 |
| 2.3.4 3D IC制造成本 |
| 2.3.5 3D IC老化测试 |
| 2.4 三维集成电路面临的挑战 |
| 2.5 本章小结 |
| 第三章 三维集成电路测试研究进展 |
| 3.1 3D IC测试技术概述 |
| 3.1.1 3D IC绑定前测试技术 |
| 3.1.2 3D IC中间绑定测试技术 |
| 3.1.3 3D IC绑定后测试技术 |
| 3.2 3D IC测试流程优化 |
| 3.3 TSV测试技术研究概述 |
| 3.3.1 TSV故障模型 |
| 3.3.2 基于探针/无接触探针的TSV测试技术 |
| 3.3.3 基于BIST的TSV测试技术 |
| 3.4 3D IC测试挑战 |
| 3.4.1 测试访问局限性 |
| 3.4.2 测试时的热量威胁 |
| 3.4.3 TSV测试技术挑战 |
| 3.4.4 老化测试研究不足 |
| 3.4.5 BIST方法缺点 |
| 3.5 本章小结 |
| 第四章 三维集成电路中间绑定测试次序优化 |
| 4.1 研究动机与主要贡献 |
| 4.2 三维集成电路良率模型和成本模型 |
| 4.2.1 三维集成电路良率模型 |
| 4.2.2 三维集成电路成本模型 |
| 4.3 考虑绑定失效概率的中间绑定测试次序优化 |
| 4.3.1 三维集成电路测试流程和重排堆叠 |
| 4.3.2 基于贪婪策略的重排堆叠方案 |
| 4.3.3 实验参数配置 |
| 4.4 实验结果与分析 |
| 4.4.1 堆叠次序对FAR的影响 |
| 4.4.2 堆叠层数对FAR的影响 |
| 4.4.3 TSV冗余度对FAR的影响 |
| 4.5 本章小结 |
| 第五章 三维集成电路中间绑定测试时间优化 |
| 5.1 研究动机与主要贡献 |
| 5.2 中间绑定测试时间建模 |
| 5.3 基于整数线性规划的中间绑定测试时间优化 |
| 5.4 实验结果与分析 |
| 5.4.1 测试管脚与测试TSV对中间绑定测试时间的影响 |
| 5.4.2 三维堆叠布局对中间绑定测试时间的影响 |
| 5.4.3 功耗约束对中间绑定测试时间的影响 |
| 5.5 本章小结 |
| 第六章 基于脉宽缩减的绑定前TSV测试研究 |
| 6.1 研究动机与主要贡献 |
| 6.2 TSV测试技术概述 |
| 6.2.1 TSV电气模型与故障模型 |
| 6.2.2 基于BIST的TSV测试研究 |
| 6.3 基于脉宽缩减的TSV测试研究 |
| 6.3.1 脉宽缩减原理 |
| 6.3.2 基于脉宽缩减的TSV测试方案 |
| 6.4 实验结果与分析 |
| 6.4.1 测试分辨率与供电电压的独立性 |
| 6.4.2 电阻开路故障和泄露故障的检测范围 |
| 6.4.3 面积开销分析 |
| 6.5 本章小结 |
| 第七章 总结与展望 |
| 7.1 本文主要贡献 |
| 7.2 研究趋势与展望 |
| 参考文献 |
| 攻读博士学位期间发表的学术论文 |
| 攻读博士学位期间参加的科研项目 |
（6）数字集成电路测试系统驱动程序的设计及实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.3 论文主要内容及章节安排 |
| 第二章 数字集成电路测试概述及总体方案设计 |
| 2.1 数字集成电路测试技术 |
| 2.2 测试系统硬件组成 |
| 2.3 测试系统软件组成 |
| 2.3.1 人机交互界面 |
| 2.3.2 测试向量编译器 |
| 2.3.3 驱动程序 |
| 2.4 总体方案设计 |
| 2.4.1 分层设计 |
| 2.4.2 总线传输接口设计 |
| 2.4.3 消息队列 |
| 2.4.4 远程过程调用 |
| 2.5 本章小结 |
| 第三章 驱动程序测试流程设计 |
| 3.1 测试通道扩展与测试同步 |
| 3.2 时序替换流程设计 |
| 3.2.1 时序集二进制文件格式 |
| 3.2.2 时序信息替换流程 |
| 3.3 历史记录读取流程设计 |
| 3.3.1 历史记录存储格式 |
| 3.3.2 历史记录回读流程 |
| 3.4 本章小结 |
| 第四章 驱动程序设计 |
| 4.1 器件层设计 |
| 4.1.1 存储器类 |
| 4.1.2 寄存器类 |
| 4.1.3 转换器类 |
| 4.1.4 电子引脚类 |
| 4.2 功能层设计 |
| 4.2.1 通道模块 |
| 4.2.2 向量模块 |
| 4.2.3 Keep Alive向量模块 |
| 4.2.4 时序模块 |
| 4.2.5 历史记录模块 |
| 4.2.6 状态模块 |
| 4.2.7 控制模块 |
| 4.3 系统层设计 |
| 4.3.1 通用总线接口设计 |
| 4.3.2 系统资源管理与驱动接口 |
| 4.4 远程控制设计 |
| 4.5 本章小结 |
| 第五章 测试与验证 |
| 5.1 单元测试 |
| 5.1.1 存储器类单元测试 |
| 5.1.2 电子引脚类单元测试 |
| 5.1.3 时序模块单元测试 |
| 5.1.4 历史记录模块单元测试 |
| 5.2 系统测试 |
| 5.2.1 测试平台搭建 |
| 5.2.2 PPMU测试 |
| 5.2.3 测试通道波形输出测试 |
| 5.2.4 历史记录读取测试 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（7）集成电路测试系统中大规模向量编译模块设计与优化（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状及发展趋势 |
| 1.3 主要内容以及章节安排 |
| 第二章 软件需求分析以及总体方案 |
| 2.1 集成电路测试系统介绍 |
| 2.1.1 集成电路测试系统组成 |
| 2.1.2 测试向量基本概念 |
| 2.2 向量编译软件需求分析 |
| 2.2.1 总体软件需求分析 |
| 2.2.2 向量编译软件需求分析 |
| 2.3 向量编译软件总体方案设计 |
| 2.3.1 分模块设计 |
| 2.3.2 控制反转接口设计 |
| 2.3.3 开发工具的选择 |
| 2.4 本章小结 |
| 第三章 扫描链功能设计与实现 |
| 3.1 语法规则文件设计与实现 |
| 3.1.1 测试语言规则设计与功能分区 |
| 3.1.2 语法规则文件设计与实现 |
| 3.2 扫描向量逻辑处理 |
| 3.2.1 扫描向量格式统一化设计与实现 |
| 3.2.2 扫描向量转换为普通行向量 |
| 3.3 本章小结 |
| 第四章 向量编译软件优化 |
| 4.1 测试向量存取速度优化 |
| 4.1.1 测试向量存储格式 |
| 4.1.2 二进制、HDF5 格式文件性能分析 |
| 4.2 海量码型文件编译方法优化 |
| 4.2.1 语法分析树方案 |
| 4.2.2 无缓冲嵌入动作方案 |
| 4.2.3 性能分析 |
| 4.3 本章小结 |
| 第五章 测试与验证 |
| 5.1 测试环境搭建 |
| 5.2 扫描链功能测试 |
| 5.2.1 语法规则测试 |
| 5.2.2 扫描链逻辑处理 |
| 5.3 海量测试向量编译性能测试 |
| 5.4 本章小节 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（8）搬运机器人视觉检测技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题来源及研究背景 |
| 1.2 机器人视觉检测技术国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 主要研究内容 |
| 1.4 本章小结 |
| 第2章 基于ABB工业机器人的视觉智能分拣工作站 |
| 2.1 CHL-DS-01 工作站系统结构设计 |
| 2.1.1 模块设计 |
| 2.1.2 启动流程 |
| 2.2 六自由度工业机器人及其运动学分析 |
| 2.2.1 六自由度机器人 |
| 2.2.2 IRB-120 型工业机器人特性 |
| 2.2.3 搬运机器人运动学分析 |
| 2.2.4 位姿描述 |
| 2.2.5 搬运机器人运动学建模 |
| 2.2.6 搬运机器人手臂的D-H法建模 |
| 2.2.7 转换矩阵 |
| 2.2.8 工业机器人坐标系统及坐标变换 |
| 2.3 欧姆龙视觉系统 |
| 2.3.1 视觉系统特性 |
| 2.3.2 视觉系统主要功能 |
| 2.3.3 视觉系统通讯方式研究 |
| 2.4 本章小结 |
| 第3章 视觉技术相关研究 |
| 3.1 相机和机器人之间的坐标系转换 |
| 3.2 相机的标定 |
| 3.3 图像获取 |
| 3.4 图像的预处理 |
| 3.4.1 图像的平滑处理 |
| 3.4.2 图像的灰度化与分割 |
| 3.4.3 图像的二值化处理 |
| 3.4.4 图像的边缘检测和轮廓处理 |
| 3.4.5 Canny算法的自学习阈值优化 |
| 3.5 Hough算法 |
| 3.6 Hu矩检测算法 |
| 3.7 本章小结 |
| 第4章 欧姆龙视觉系统应用——机器人电子芯片分拣系统 |
| 4.1 三极管芯片智能分拣与装配 |
| 4.1.1 异形芯片拾取 |
| 4.1.2 异形芯片检测 |
| 4.1.3 异形芯片装配 |
| 4.2 单块PCB板的智能分拣与装配 |
| 4.2.1 吸盘安装 |
| 4.2.2 安装流程设计 |
| 4.2.3 流程图设计 |
| 4.3 本章小结 |
| 第5章 总结与展望 |
| 参考文献 |
| 致谢 |
| 申请学位期间的研究成果及发表的学术论文 |
| 附录 |
（9）电子信息材料（论文提纲范文）
| 1 前言 |
| 2 今天的电子信息材料 |
| 2.1 微电子材料 |
| 2.1.1 微电子产业的发展 |
| 2.1.2 单晶硅材料的发展 |
| 2.1.3 绝缘体上硅(Silicon-on-insulator,SOI)的发展现状 |
| 2.1.4 应变硅的兴起 |
| 2.2 存储器材料 |
| 2.2.1 存储技术的发展 |
| 2.2.2 存储架构变革 |
| 2.2.3存储技术关键材料 |
| 2.3 信息材料与技术 |
| 2.3.1 传感器材料 |
| 2.3.2 可见光通信 |
| 2.3.3 激光技术 |
| 2.3.3.1 激光显示技术 |
| 2.3.3.2激光加工技术 |
| 2.3.3.3 激光探测技术 |
| 2.3.4 柔性印刷电子材料 |
| 3 面向2049 的电子信息材料 |
| 3.1 微纳电子产业及材料的发展趋势 |
| 3.1.1 基础材料—单晶硅 |
| 3.1.2 逻辑电路的主体材料 |
| 3.1.3 硅基光电集成 |
| 3.1.4 超越CMOS时代的材料 |
| 3.2 新存储技术与新型存储器材料 |
| 3.2.1 类脑存储与新存储技术 |
| 3.2.2 嵌入式存储技术 |
| 3.2.3 新型存储器材料 |
| 3.3 信息材料的发展方向 |
| 3.3.1 多功能及智能化的传感器材料 |
| 3.3.2 可见光通信在未来发展中的关键技术 |
| 3.3.2.1 发射、接收带宽拓展技术及其集成 |
| 3.3.2.2 编码与调制 |
| 3.3.2.3 应用软件 |
| 3.3.3 激光技术的多元化、广泛化应用 |
| 3.3.3.1 显示方面 |
| 3.3.3.2 材料加工方面 |
| 3.3.3.3 激光探测方面 |
| 3.4 柔性印刷电子材料快速发展 |
| 4 未来的电子信息材料与人类生活 |
| 4.1电子信息材料与技术改变人类生活 |
| 4.2 未来场景 |
| 5 电子信息材料产业发展的若干建议 |
| 5.1 微电子材料方面 |
| 5.2 存储技术与材料方面 |
| 5.3 传感技术与未来物联网的发展方面 |
| 5.4 可见光通信方面 |
| 5.5 激光技术发展方面 |
| 5.6 柔性印刷电子材料方面 |
（10）FPGA中嵌入式块存储器IP软核的设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 发展与研究现状 |
| 1.3 研究内容与结构安排 |
| 第二章 IP软核设计与实现的关键技术 |
| 2.1 FPGA概述 |
| 2.1.1 FPGA结构及工作原理 |
| 2.1.2 FPGA电路延时分析 |
| 2.2 嵌入式块存储器 |
| 2.2.1 嵌入式BRAM的定义及结构 |
| 2.2.2 嵌入式BRAM的分类 |
| 2.3 IP软核的开发过程 |
| 2.3.1 IP软核的设计 |
| 2.3.2 IP软核的功能与性能评估 |
| 2.3.3 集成IP库 |
| 2.4 本章小结 |
| 第三章 嵌入式BRAM的 IP软核设计方法 |
| 3.1 传统IP软核设计方法 |
| 3.1.1 IP软核的数据位宽约束条件 |
| 3.1.2 IP软核数据位的设计步骤 |
| 3.1.3 IP软核的时间性能分析 |
| 3.2 改进的IP软核设计方法 |
| 3.3 改进方法所设计的IP软核基本功能仿真 |
| 3.3.1 存储器类型的功能仿真 |
| 3.3.2 数据位宽配置方式的功能仿真 |
| 3.3.3 读写模式的功能仿真 |
| 3.3.4 输出寄存器的功能仿真 |
| 3.3.5 各功能仿真的代码覆盖率分析 |
| 3.4 改进方法所设计的IP软核性能测试 |
| 3.4.1 资源使用情况的测试与分析 |
| 3.4.2 时间性能的测试与分析 |
| 3.5 本章小结 |
| 第四章 嵌入式BRAM的 IP软核生成工具的设计 |
| 4.1 IP软核生成工具开发方案 |
| 4.2 IP软核生成工具的界面设计 |
| 4.2.1 IP元信息文件的设计规范 |
| 4.2.2 基本信息的设计 |
| 4.2.3 端口信息的设计 |
| 4.2.4 配置信息的设计 |
| 4.2.5 IP元信息文件与图形界面的关系 |
| 4.3 IP软核生成工具的测试 |
| 4.3.1 IP软核管理模块的测试 |
| 4.3.2 IP软核配置模块的测试 |
| 4.3.3 IP软核生成模块的测试 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
四、数字单块集成电路的设计（论文参考文献）
- [1]一种IC测试仪的DSIO模块设计[D]. 龚斌. 电子科技大学, 2020(07)
- [2]基于FPGA的eMMC存储、PCIe和以太网传输的数据采集系统设计[D]. 杨东旭. 西南科技大学, 2020(02)
- [3]集成电路和大规模集成电路[J]. 李致洁. 物理, 1977(06)
- [4]数字单块集成电路的设计[J]. 莫托洛拉半导体产品公司技术部. 电子计算机参考资料, 1967(02)
- [5]三维集成电路测试关键技术研究[D]. 常郝. 合肥工业大学, 2015(05)
- [6]数字集成电路测试系统驱动程序的设计及实现[D]. 方田. 电子科技大学, 2019(01)
- [7]集成电路测试系统中大规模向量编译模块设计与优化[D]. 张国振. 电子科技大学, 2020(07)
- [8]搬运机器人视觉检测技术研究[D]. 陆佳艳. 天津职业技术师范大学, 2020(07)
- [9]电子信息材料[J]. 陈弘达. 新型工业化, 2015(11)
- [10]FPGA中嵌入式块存储器IP软核的设计与实现[D]. 许莉. 西安电子科技大学, 2019(02)