一、使用饱和晶体管开关的高速加法电路（论文文献综述）
山口彻郎[1]（1967）在《使用饱和晶体管开关的高速加法电路》文中提出 加法速度是数字计算机性能的主要指标之一,从最低位到最高位进位信号的传送速度使并行电路运算速度受到限制,这是最坏情况。以前为了缩短它的进位时间提高运算速度,已经采取了很多办法。这些方法大致可分二种,一种是增加运算电路逻辑结构,一种是使进位电路本身高速化。 前一种方法最简单,这种方法有: 第一个方法是在基本电路的多道输入和多道输出端的范围内使各位的进位尽可能同时进
王敏[2]（2018）在《基于近似计算的低功耗GPS捕获引擎匹配滤波器的设计》文中提出匹配滤波器是全球定位系统（Global Positioning System,GPS）接收机中的核心部件,随着物联网的发展,其功耗对移动设备的续航能力造成极大的挑战。匹配滤波器包括相关阵列和存储阵列,其中加法电路是匹配滤波器功耗的重要来源,因此本文的重点是研究加法电路,设计低功耗匹配滤波器。基于匹配滤波器是提供最大信噪比的线性滤波器的考虑,本文利用近似计算的思想,牺牲滤波器相关结果的准确度换取功耗的降低。首先设计多比特数字控制延时单元加法电路,延时单元将加数转换为与其数值单调性一致的延时,级联实现延时累加,最后转换为数字信息。因静态电流的存在,其功耗高于数字加法电路。其次设计单比特数字控制延时单元加法电路,将若干加数中相同权重的比特作为同一条延时链的控制信号,不同的权重对应不同的延时链,计数器以延时单元构成的振荡器生成的高频周期性信号为时钟,完成累加的延时到数字的转换,最终在数字域将计数器的量化结果加权相加。在不考虑量化功耗的情况下,延时链的功耗仅为数字加法电路的10%。因此采用单比特数字控制延时单元加法电路设计实现相关阵列,设计动态寄存器实现存储阵列,采用两点法校准量化误差。和精确匹配滤波器相比,本文匹配滤波器的信噪比损失控制在2dB以内,低于基于开关电流源阵列的匹配滤波器约3dB的信噪比损失。本文在SMIC 28nm工艺下完成长度为1024、输入数据为4比特的匹配滤波器的物理设计,后仿真表明电压为0.55V、周期为60ns时,匹配滤波器的功耗为130.1μW。对本文及其他文献中匹配滤波器的能量效率和面积效率进行归一化,可知本文近似匹配滤波器的能量效率为131.5TOPS/W,面积效率是0.713TOPS/mm2,基于开关电容阵列的匹配滤波器的能量效率为331.3TOPS/W,适用于对面积要求不高的电路。数字匹配滤波器、基于近似加法器的匹配滤波器和基于开关电流源阵列的匹配滤波器的能量效率分别为28.7TOPS/W、71.2TOPS/W和97.2TOPS/W,均低于本文的近似匹配滤波器。综上,本文近似匹配滤波器无论是在能量效率方面还是面积效率方面均有一定的优势。
赵哲[3]（2018）在《无线通信接收机模拟概率信号处理VLSI技术研究》文中进行了进一步梳理在摩尔定律进入“后CMOS”时代的背景下,数字集成电路的功耗与可靠性问题日益凸显,限制了数字信号处理技术性能的提升空间,因此发展替代解决方案至关重要。模拟概率信号处理（Analog Probability Processing,简称APP）技术充分利用通信信号处理中信息量的概率特性,将低功耗模拟器件特性与概率信号处理算法进行深度融合,优化设计系统的速度与功耗性能,具备高效、高可靠性、低功耗等特点,可满足未来无线通信系统在高信号处理需求与高能量利用效率方面的要求。近年来,APP技术在通信信号处理的理论算法上已经取得一定进展,其研究范围涉及信道译码、新型多址接入、多用户检测等领域,但是在信号处理器设计以及系统应用上还面临着一些问题,例如基于APP的通信信号处理器缺少超大规模集成电路（Very Large Scale Integration,简称VLSI）的设计验证方法、基于APP的低密度奇偶校验码（Low Density Parity Check,简称LDPC）译码器缺少高效实现方法、基于APP的全概率接收机缺少同步检测与信道译码之间的概率通路等问题,严重制约了APP技术在无线通信中的应用。本文首先从APP信号处理器中的基本运算单元设计、基本信号处理模块优化以及信号处理系统建模三个层面开展了研究,形成了面向大规模复杂APP系统的VLSI设计验证方法,进一步通过探索基于APP的结构感知LDPC码译码器设计方法以及基于APP的伪码同步方法,实现了“全概率”直扩通信接收机。本文主要创新工作如下:1、针对大规模复杂APP系统VLSI实现难度大、可靠性低的问题,提出了一种新型设计验证方法,分为单元设计、模块优化以及系统建模三个层面。在基本运算单元层面,利用MOS晶体管的物理特性设计了APP电路乘法单元与存储单元,提出利用反演系数约束MOS晶体管参数的设计,并通过失配效应分析提高运算单元精度;在基本处理模块层面,以吉尔伯特乘法单元为基础构建概率门电路,提出了电路设计参数的输入约束条件,并在电路结构和版图设计上采取了优化措施,与传统概率门电路相比,降低了相对电流误差并改善了功耗与面积性能;在信号处理系统层面,利用系统的图结构特性与门级单元电路行为模型,建立了APP信号处理系统的混合结构/行为验证模型,关联系统性能需求与底层电路参数设计,能够实现版图前电路优化设计,有效降低了电路设计周期。最后利用该设计验证方法实现了一款APP信号处理器芯片设计,实际测试结果验证了电路优化设计方法的有效性与可行性。2、提出了基于APP的结构感知LDPC译码器设计与实现方法。针对现有APP译码芯片设计复杂度过高的问题,本文设计了译码结构感知的LDPC码构造方法,利用编码结构的同构子图模型来实现译码网络的可复用模块,有效降低芯片版图布局、布线的工作量。本文提出了一种适用于APP译码器的迭代停止方法,利用校验满足概率判断译码收敛状态,可提高译码器吞吐量并降低处理功耗。同时设计了完全兼容于现有数字通信体制的译码器输入/输出接口方案。最后,采用CSMC 0.35-μm CMOS混合信号工艺设计并实现了（480,240）LDPC码APP译码芯片,测试数据显示,该译码芯片在功耗为86.3m W的条件下能够提供超过50Mbps的吞吐量,并且在误码率为10-6时其编码增益高达6.3d B。与传统数字译码芯片相比,该芯片具有明显的功耗优势。该芯片是目前为止规模最大、编码增益最高的APP译码电路。3、提出了全概率直扩通信接收机的设计方法。针对传统m序列迭代检测方法判决步骤缺少概率信号通路的问题,提出一种基于APP技术的伪码相位估计方法,利用迭代译码输出的码片后验概率计算伪码相位概率分布,搜索相关概率峰值完成伪码捕获与跟踪,并为后续APP译码器提供解扩概率信号。本文设计并实现了直扩APP接收机,采用APP技术实现伪码同步与LDPC译码的基带概率信号处理,与数字实现相比,APP实现技术不仅具有相同的接收性能,还能够显着减小实现电路需要的晶体管数量,进一步降低通信信号处理功耗。
杨柳[4]（2020）在《基于一种新型数字滤波成形算法的能谱仪实现》文中研究说明在γ能谱仪发展的初期,其实现的方式主要还是采用模拟电路,依靠内部的采样保持和低速的A/D转换芯片获得指数核脉冲信号的峰值,该方式最需要解决的是运用硬件的手段去解决采样保持和基线漂移等问题。随着芯片的集成度逐步增强,如高速的A/D转换芯片、CPLD、FPGA芯片等的出现,可以弥补γ能谱仪以往的不足,如精度低、抗干扰能力弱等,这让数字化γ能谱仪得到了迅猛的发展。对于数字化γ能谱仪而言,其核心设计思想是采用高精密的前置处理电路将微弱的指数核脉冲信号放大后,再采用高速的A/D转换芯片将指数核脉冲信号数字化,然后在FPGA、CPLD等芯片上做数学运算,对指数核脉冲进行对应的统计以得到γ能谱数据,最后在PC端软件上,做相应的分析,如核素识别等操作。对于数字γ能谱仪而言,研究人员长期聚焦在数字滤波成形算法及实时处理、稳谱调节算法、能谱处理算法等方面。目前核脉冲滤波成形方法有三角形、梯形、高斯等,其中三角形、梯形成形方法分别发展为现在的双极性三角成形方法和双极性梯形成形方法,而高斯成形方法则衍生出了墨西哥草帽小波成形方法,本文便是采用的该方法。采用墨西哥草帽小波成形方法相比于其它方法而言,虽然降噪效果与其它方法相当,但是其基线扣除简单,可在连续域中衡量弹道亏损程度,因此在新一代的γ能谱仪的设计当中,是颇具优势的。本文采用墨西哥草帽小波成形理论,借助北京中科坤润科技有限公司研发平台,设计并实现了一款新型γ能谱仪。由于核脉冲存在堆积现象,核脉冲数字化之后存在基线漂移,通过二次微分平滑之后,基线将恒等于0,墨西哥草帽小波脉冲滤波成形过程中正好有二次微分运算,可以消除核脉冲基线漂移影响,因此本论文选择墨西哥草帽小波进行指数核脉冲的滤波成形。在硬件方面,FPGA具有优异的实时处理性能,因此选择其作为本设计的核心器件,进行墨西哥草帽小波成形算法的实现。除此之外,本文在硬件方面还涉及了供电电源、信号调理、怀特射随、高压分压等电路的设计工作,给出了一套完整的γ能谱仪硬件设计方案。经过一系列的设计和分析,并借助北京中科坤润科技有限公司研发平台进行了一系列的测试,本论文最终取得的成果如下:（1）应用墨西哥草帽小波成形理论,在FPGA上进行了实现,实现了指数核脉冲滤波成形的实时处理。（2）设计并实现了一套新型γ能谱仪设备,在碘化钠晶体、溴化澜晶体上进行了相关性能参数测试,达到了相关要求。（3）能谱仪兼容北京中科坤润科技有限公司开发的新一代γ能谱分析软件,可以在线快速进行γ能谱分析。
何海迅[5]（2019）在《高分辨率高速DA转换电路的研究与实现》文中指出数据转换器是数字世界和模拟世界的桥梁,扮演着重要的角色。在数字化的时代,模拟信号仍有广泛的应用,例如在无线通信、音视频传输、自动控制等领域。数据转换器在朝着高速和高分辨率的方向发展,同时给芯片测试带来了很大的挑战。根据测试标准,高分辨率模数转换器的测试,需要使用比模数转换器分辨率高34位的高纯度波形。为了测试这些高分辨率模数转换器,就需要研究在没有更高分辨率的模数转换器芯片可以使用的情况下如何产生更高分辨率的波形。本课题主要研究在模数转换器芯片测试中需要使用的高分辨率高速数模转换电路。本课题提出了通过并联数模转换器的方式来提高模数转换电路的分辨率,对电路中的噪声进行了分析,研究了数字预处理方式对输出波形质量的影响,并对其进行了测试验证。本论文的主要工作和创新点包括:（1）研究了目前模数转换器测试中对高分辨率高纯度信号的需求,分析了芯片测试中遇到的挑战,介绍了数模转换器的结构和性能参数,对比了目前产生高分辨和高质量的波形采用的方式。（2）提出了通过并联数模转换器来提高数模转换电路分辨率的方法,给出了数模转换器电路、加法电路、基准电源电路等的设计方案及实现过程,并给出了高分辨率数模转换电路的静态参数和动态参数的测试方案。（3）设计了数模转换电路之后的滤波电路和幅度控制电路,并对数模转换电路输入数据方式进行了介绍,对数模转换电路可能引入的噪声进行了分析,对各个器件及模块的噪声和误差进行了分析和计算,以便做出决定选择更合适的器件。（4）研究了数字预处理方式来抑制低次谐波失真,通过信号相位交错的方式可以抑制二次和三次谐波失真。研究了通过预估被测模数转换器的积分非线性误差和数模转换电路的积分非线性误差来补偿数模转换电路的非线性度,对其非线性误差进行补偿,进而提高输出波形纯度。本课题的数模转换电路,可以达到24位分辨率、1M采样率的指标,输出波形的质量通过数字预失真处理后有所提高,输出正弦波的总谐波失真可以达到-110dB,有效位数达到18位。通过指标测试和分析证明了本课题提出的方式的有效性。
海洋[6]（2021）在《基于单周期逐级开通电源门控的低功耗乘法器研究》文中研究说明随着物联网和可穿戴式设备等应用的兴起,功耗逐渐成为集成电路设计者必须考虑的重要因素。乘法器作为微处理器和数字信号处理器中的核心部件,广泛应用于物联网和植入式生物芯片等极低功耗领域,因此对乘法器进行低功耗设计有着重要的理论意义和应用价值。本文针对物联网和植入式生物芯片的低功耗应用需求,采用基-16 Booth编码算法和电源门控技术,设计实现了一种低功耗电源门控基-16 Booth乘法器。首先分析了竞争冒险现象在不同规模、不同频率和不同工艺条件下对乘法器功耗的影响,其次设计了基-16Booth乘法器各个模块的硬件结构和Unified Power Format功能描述,将乘数高倍产生电路、Booth编码电路与求和电路设计为单独的电压域,采用电源门控技术通过在一个工作周期内按顺序逐级开通各模块的方式来阻断竞争冒险的传递,进而降低乘法器的功耗。在进行硬件设计时,尽可能地复用乘数的高倍值,并采用位拼接的方式减少电路的面积开销,最终在UMC110nm低功耗工艺下对乘法器进行了逻辑综合。为验证本文所设计乘法器的功耗降低情况,使用Python脚本语言整合Cadence公司的模拟电路仿真工具Ocean搭建了功耗仿真平台,验证了乘法器的逻辑正确性,通过仿真分别分析了电源门控基-16 Booth乘法器的静态功耗和动态功耗。分析结果表明,与现有的Design Ware库中无符号乘法器相比,本文提出的电源门控基-16 Booth乘法器在20MHz到100MHz的工作频率下功耗均有明显下降。在100MHz的工作频率下电路功耗下降23.94%,在20MHz的工作频率下电路功耗下降41.28%。。因此,该乘法器在低频工作条件下对竞争冒险功耗的降低效果更加显着,满足设计目标要求。
高聪[7]（2020）在《傅里叶光谱焦平面探测与干涉数据处理技术研究》文中进行了进一步梳理当今气象卫星通过测量大气温湿轮廓线,获取大气温度和湿度垂直信息,提高了天气预报准确性。星载红外傅里叶光谱仪具备高光谱分辨率探测和大气垂直探测能力,能够准确地获得大气温湿轮廓线,是目前气象领域的研究热点之一。第17届世界气象大会上,世界气象组织委员会确定了全球综合观测系统2040年远景发展计划,在高分辨率区域数值天气预报及有效地指导超短期预报上提出了进一步要求,例如实时地监测台风和强对流系统的强度和路径变化。因此,需要星载傅里叶光谱仪进一步加快观测频次。为满足更快观测频次的需求,星载傅里叶光谱仪需配置更大面阵的红外焦平面探测器并提高干涉图采集速度,这增大了系统数据采集、传输和处理的负荷。此外,为进一步提高气象预报准确度,还需获得长波波段红外干涉信息。要实现长波红外干涉信号的有效探测,系统需具备更强的抗干扰和低噪声获取能力,进一步增大了设计难度。使用更大面阵焦平面探测器获取高质量的红外干涉数据,需设计和构建出在一套等光程差间隔、高帧频、外触发采样条件下的干涉信息获取系统;本文调研了目前国内及欧美星载红外傅里叶光谱仪信息获取技术方案;阐述了傅里叶光谱仪的工作原理,对红外干涉信号获取方法进行了全面完整的分析论述;深入研究了高帧频外部触发下微弱干涉信号获取和数据传输问题;分析了多系统间耦合以及机械振动对系统噪声的影响;建立了红外干涉信号获取信息链路的噪声模型;采用光伏型碲镉汞焦平面探测器搭建了两套干涉信号获取系统,分别在红外中波段和长波段下采集得到了干涉数据;搭建测试平台,实现了对噪声等效光谱辐射的定量计算,完成了对红外干涉系统的性能评估。通过硬件和软件优化,进一步抑制了系统数模信号干扰问题;在探测器响应率不均匀的情况下,提高了干涉数据质量。针对厚云层对星载傅里叶光谱仪探测阻碍问题,提出了一种实时云端检测方案,并利用Zynq-7020对方案进行了验证。对获取的红外干涉数据进行分析和处理,发现并解决了采集不稳定造成的干涉图平移和干涉信息获取不均匀问题。对于波段范围在4.44μm到6.06μm的中波波段信号,系统能够稳定完整地获取1024像元的全部干涉信息。最后,为今后实现更大面阵的星载红外傅里叶光谱仪的电子信息获取方法提出了构想和展望。
壶井芳昭,松原要,刘德贵[8]（1966）在《快速进位的高速加法器》文中研究指明本文介绍了采用饱和晶体管快速进位电路的试验性高速二进制并行加法器。加法器由进位链、进位与求和控制电路、进位放大器以及求和电路构成。加法器电路的性能优良并且其逻辑结构简单,只需要较少组件。本文略述其操作原理,而详细地叙述加法器电路的研制,也涉及到进位传送的实验结果。当进位链上的开关晶体三极管在进位信号加入以前就已经达到饱和时,36位的进位传送时间需要80毫微秒。
龙强[9]（2013）在《双通道多模卫星导航接收机射频关键技术研究》文中进行了进一步梳理以全球定位系统（GPS）为代表的全球导航卫星系统（GNSS）应用产业已经逐渐发展成为一个全球性的、多领域的高新技术产业。射频前端芯片是GNSS无线接收机中的一个重要组成部分，因此具有自主知识产权的射频前端芯片对于我国建立完善的GNSS产业链具有重要的意义。全球导航卫星定位系统正在从传统的单一频率单一模式的接收机向多通道多模兼容、联合定位、低功耗、高线性度方向发展，以满足室内、林荫小道、恶劣天气等复杂自然环境下更稳定、更可靠、更安全的高精度定位和实时导航定位的要求。因此，多模兼容GNSS接收机研究以及射频前端的低功耗设计具有重要的意义。本文对射频接收机的系统架构以及卫星导航接收机的系统架构进行了深入的研究，提出了一种双通道多模卫星导航接收机的系统架构并对重要的电路模块进行了详细的设计，最后给出了详细的实验结果。测试结果表明：卫星导航接收机射频芯片实现了低噪声，低功耗和多模兼容的特性。射频接收机和基带处理模块成功对接，取得了良好的导航定位效果。随着CMOS射频工艺的进步，当前射频集成电路的研究热点逐步转向低频医疗芯片和高频段、低功耗、高集成度射频芯片的设计。本文在对双通道多模卫星导航射频接收芯片中低噪声放大器、混频器、压控振荡器、高速预分频器等关键射频电路模块研究的基础上，对低噪声混频器、自震荡混频器、低噪声自震荡混频器等当前射频电路研究的热点进行了深入的研究，并对CMOS工艺下，X波段高频段射频前端模块的设计实现进行了探索。在上述研究的基础上，本文设计了一个利用电流复用技术新型低噪声自震荡混频器，并对低噪声自震荡混频器的转换增益、噪声系数、相位噪声等关键的设计参数进行了分析，对电路进行了详细的设计，最后给出了低噪声自震荡混频器的版图设计和测试结果。实验结果表明，各项设计参数符合设计要求,为后续低功耗、高集成度和高线性度射频前端芯片的产品化奠定了基础。基于上述研究结果本文进一步给出了一个发射端功率放大混频器的设计方法。基于0.18μmCMOS工艺，本文探索性的给出了一个X波段射频接收前端的设计，并给出了测试结果，为CMOS工艺实现微波射频收发芯片奠定了基础。最后针对当前CMOS集成电路的研究热点，对低功耗、低噪声、低频率医疗芯片的设计进行了展望。
冯之因[10]（2010）在《改善DAC线性特性的方法研究》文中认为由于模拟数字之间的转换在现今的集成芯片设计中占据了越来越重要的位置，因此，各种低成本，低功耗，高性能的ADC和DAC结构不断被提出。而对于DAC的性能而言，线性特性是一个十分重要的考量标准，因此在不少设计中提出了一些改善DAC线性的方法。本文中，就其中一些常用的方法，如动态器件匹配和模拟自校准技术进行了具体分析。在动态器件匹配技术的分析中，比较了不同算法对于DAC性能改善的优劣，并对伪数据加权平均算法进行了具体的电路实现。该结构中包括了温度码的编码译码电路，对数移位电路，带有端回进位的加法器，寄存器，计数器以及反相选择电路。而在模拟自校准技术的分析中，详细介绍了基于该技术的DAC电路设计过程，并给出了仿真结果和版图设计。本文在上述两种技术的基础上提出了将两者结合的设计思想，既利用动态器件匹配技术减少了高次谐波，又通过模拟自校准技术减小单元器件之间自身的匹配误差，从而达到同时改善DAC输出在信噪比和谐波失真两方面表现的目的。本文还给出了具体的电路实现，并在此基础之上，对该设计进行了管级仿真，由此验证了设计的可行性和正确性。
二、使用饱和晶体管开关的高速加法电路（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、使用饱和晶体管开关的高速加法电路（论文提纲范文）
（2）基于近似计算的低功耗GPS捕获引擎匹配滤波器的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题背景 |
| 1.2 国内外研究动态 |
| 1.3 论文的贡献 |
| 1.4 论文的组织结构 |
| 第二章 近似加法器的实现综述 |
| 2.1 近似加法器的概念和分类 |
| 2.2 逻辑近似加法器 |
| 2.2.1 预测近似加法器 |
| 2.2.2 分段近似加法器 |
| 2.2.3 近似全加器 |
| 2.3 模拟近似加法器 |
| 2.3.1 基于RRAM的近似加法器 |
| 2.3.2 基于延时单元的近似加法器 |
| 2.4 本章小结 |
| 第三章 低功耗近似匹配滤波器的功能设计 |
| 3.1 匹配滤波器的原理和结构 |
| 3.1.1 匹配滤波器的工作原理 |
| 3.1.2 匹配滤波器的电路结构 |
| 3.2 多比特数字控制延时单元加法电路 |
| 3.2.1 设计原理 |
| 3.2.2 仿真结果 |
| 3.3 单比特数字控制延时单元加法电路 |
| 3.3.1 设计原理 |
| 3.3.2 仿真结果 |
| 3.4 延时单元加法电路和数字加法电路的对比 |
| 3.5 基于延时单元加法电路的近似匹配滤波器 |
| 3.5.1 匹配滤波器的存储阵列 |
| 3.5.2 匹配滤波器的相关阵列 |
| 3.5.3 匹配滤波器的误差来源及校准 |
| 3.6 本章小结 |
| 第四章 低功耗近似匹配滤波器的物理设计与对比 |
| 4.1 HSIM-VCS联合仿真 |
| 4.2 物理设计 |
| 4.3 功耗后仿真 |
| 4.4 匹配滤波器的对比分析 |
| 4.4.1 实现方法对比 |
| 4.4.2 指标对比 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 作者简介 |
（3）无线通信接收机模拟概率信号处理VLSI技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略词对照表 |
| 第一章 绪论 |
| 1.1 选题研究背景与研究意义 |
| 1.2 APP技术及其VLSI设计 |
| 1.3 国内外研究现状与发展趋势 |
| 1.4 论文主要内容与章节安排 |
| 第二章 高精度APP基本运算单元设计 |
| 2.1 引言 |
| 2.2 APP电路MOS晶体管建模 |
| 2.2.1 传统手工计算模型 |
| 2.2.2 APP电路MOS晶体管参数设计约束条件 |
| 2.3 APP电路MOS晶体管的匹配特性分析方法 |
| 2.3.1 MOS晶体管失配模型分析 |
| 2.3.2 失配效应影响因素分析 |
| 2.3.3 APP电路失配效应优化设计 |
| 2.4 APP电路乘法单元设计 |
| 2.4.1 电路结构设计 |
| 2.4.2 电路误差分析 |
| 2.5 APP电路电流存储单元设计 |
| 2.5.1 电路结构设计与参数优化 |
| 2.5.2 电流模式串并转换电路设计 |
| 2.6 本章小结 |
| 第三章 低功耗APP基本信号处理模块设计 |
| 3.1 引言 |
| 3.2 APP信号处理模块结构设计 |
| 3.2.1 电路单元分析 |
| 3.2.2 电路优化设计 |
| 3.3 APP信号处理模块建模 |
| 3.3.1 失配效应分析 |
| 3.3.2 动态行为分析 |
| 3.3.3 仿真结果分析 |
| 3.4 APP信号处理模块实现与测试结果分析 |
| 3.4.1 概率门芯片实现 |
| 3.4.2 测试结果分析 |
| 3.5 小结 |
| 第四章 APP信号处理系统VLSI设计方法 |
| 4.1 引言 |
| 4.2 APP系统的动态特性分析 |
| 4.2.1 APP系统仿真建模 |
| 4.2.2 仿真结果分析 |
| 4.3 面向APP系统的VLSI设计验证方法 |
| 4.3.1 混合结构/行为建模 |
| 4.3.2 APP系统VLSI流程设计 |
| 4.4 基于APP的信号处理器设计与实现 |
| 4.4.1 电路参数优化设计 |
| 4.4.2 网络架构优化设计 |
| 4.4.3 芯片实现与性能分析 |
| 4.5 小结 |
| 第五章 基于APP的结构感知LDPC译码器设计与实现 |
| 5.1 引言 |
| 5.2 译码结构感知的LDPC编码技术 |
| 5.2.1 结构化LDPC码 |
| 5.2.2 面向高效APP译码电路实现的LDPC码构造方法 |
| 5.3 基于APP的 LDPC译码器迭代停止方法 |
| 5.4 基于APP的译码输入输出接口设计 |
| 5.4.1 模拟输入缓冲电路 |
| 5.4.2 电压/电流转换电路 |
| 5.4.3 电流锁存比较电路 |
| 5.4.4 数字输出缓冲电路 |
| 5.5 (480,240)LDPC码 APP译码电路实现与测试结果 |
| 5.6 小结 |
| 第六章 低资源消耗直扩APP接收机设计 |
| 6.1 引言 |
| 6.2 基于消息传递的直扩APP系统模型 |
| 6.3 基于APP的伪码同步技术 |
| 6.3.1 m序列伪码的因子图模型 |
| 6.3.2 基于APP技术的伪码相位估计方法 |
| 6.3.3 仿真结果与分析 |
| 6.4 直扩APP接收机设计方案与性能分析 |
| 6.5 小结 |
| 第七章 总结与展望 |
| 7.1 全文总结 |
| 7.2 进一步工作与展望 |
| 参考文献 |
| 攻读学位期间发表论文与研究成果清单 |
| 致谢 |
（4）基于一种新型数字滤波成形算法的能谱仪实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 选题依据及研究意义 |
| 1.2 国内外研究现状 |
| 1.3 主要研究内容 |
| 1.4 论文章节安排 |
| 1.5 本章小结 |
| 第2章 墨西哥草帽小波成形理论 |
| 2.1 数字滤波成形的意义 |
| 2.2 墨西哥草帽小波成形的优势 |
| 2.3 墨西哥草帽小波成形的原理 |
| 2.4 本章小结 |
| 第3章 硬件设计 |
| 3.1 硬件设计概述 |
| 3.2 前置高压分压电路设计 |
| 3.3 怀特射随电路设计 |
| 3.4 通道选择电路设计 |
| 3.5 信号调理电路设计 |
| 3.6 单端转差分电路设计 |
| 3.7 模数转换电路设计 |
| 3.8 FPGA最小系统电路设计 |
| 3.9 供电电源电路设计 |
| 3.10 PCB设计 |
| 3.11 本章小结 |
| 第4章 数字逻辑单元设计 |
| 4.1 快成形运算单元 |
| 4.2 慢成形运算单元 |
| 4.3 幅度分析器单元 |
| 4.4 FPGA片内CPU软核 |
| 4.5 本章小结 |
| 第5章 性能测试 |
| 5.1 怀特射随电路性能测试 |
| 5.2 能量线性和能量分辨率指标测试 |
| 5.3 重复性和稳定性测试 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 结论 |
| 致谢 |
| 参考文献 |
| 攻读学位期间取得学术成果 |
（5）高分辨率高速DA转换电路的研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.3 本文的主要工作及技术指标 |
| 1.4 本论文的结构安排 |
| 第二章 系统总体方案设计 |
| 2.1 DA转换电路的需求及指标分析 |
| 2.2 数模转换器的结构和性能参数 |
| 2.2.1 数模转换器典型结构分析 |
| 2.2.2 数模转换器的性能参数 |
| 2.3 高分辨率DA转换电路方法的研究 |
| 2.4 系统整体结构 |
| 2.5 本章小结 |
| 第三章 系统硬件电路设计 |
| 3.1 DA转换电路的总体设计 |
| 3.2 DA转换电路实现过程 |
| 3.2.1 数模转换器电路设计 |
| 3.2.2 加法电路设计 |
| 3.2.3 基准电源电路设计 |
| 3.2.4 ADC采集电路设计 |
| 3.3 滤波电路模块设计 |
| 3.3.1 滤波器种类及功能分析 |
| 3.3.2 八阶巴特沃斯滤波电路设计 |
| 3.3.3 十阶线性相位滤波电路设计 |
| 3.4 幅度控制电路模块设计 |
| 3.4.1 幅度偏移及细调电路设计 |
| 3.4.2 幅度粗调电路设计 |
| 3.5 DA数据产生电路模块设计 |
| 3.5.1 DA数据构成方式 |
| 3.5.2 直接数字频率合成技术 |
| 3.5.3 波形存储电路设计 |
| 3.6 本章小结 |
| 第四章 DA转换电路输出波形质量的改善方法研究 |
| 4.1 电路噪声及误差分析 |
| 4.1.1 电路噪声种类及分析 |
| 4.1.2 基准电压源噪声及误差分析 |
| 4.1.3 数模转换器噪声及误差分析 |
| 4.1.4 DA输出运放噪声及误差分析 |
| 4.1.5 电源电路噪声及误差分析 |
| 4.2 数字预处理抑制低次谐波失真方法的研究 |
| 4.2.1 数字预处理 |
| 4.2.2 信号相位交错生成正弦波算法 |
| 4.2.3 方法验证及实现 |
| 4.3 基于模数转换器测试改善输出波形信号质量的研究 |
| 4.3.1 模数转换器和数模转换器的非线性度估计 |
| 4.3.2 预失真补偿算法 |
| 4.3.3 方法验证及实现 |
| 4.4 本章小结 |
| 第五章 系统测试验证 |
| 5.1 DA转换电路静态性能指标测试 |
| 5.1.1 静态参数测试方案 |
| 5.1.2 静态参数测试结果及分析 |
| 5.2 DA转换电路动态性能指标测试 |
| 5.2.1 动态参数测试方案 |
| 5.2.2 动态参数测试结果 |
| 5.3 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
| 附录 |
（6）基于单周期逐级开通电源门控的低功耗乘法器研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文研究内容及章节安排 |
| 2 集成电路低功耗技术与Booth算法原理 |
| 2.1 CMOS集成电路功耗来源 |
| 2.1.1 静态功耗 |
| 2.1.2 动态功耗 |
| 2.2 竞争冒险传递引起功耗 |
| 2.3 常见低功耗技术 |
| 2.3.1 多电压域技术 |
| 2.3.2 门控时钟技术 |
| 2.3.3 电源门控技术 |
| 2.4 Booth算法原理 |
| 2.4.1 常见Booth算法原理 |
| 2.4.2 高阶Booth编码算法及其局限 |
| 2.5 本章小结 |
| 3 低功耗乘法器硬件设计 |
| 3.1 竞争冒险对电路功耗的影响 |
| 3.1.1 不同位宽条件下功耗对比 |
| 3.1.2 不同工作速度条件下功耗对比 |
| 3.1.3 不同工艺节点下功耗对比 |
| 3.2 32 位低功耗乘法器结构设计 |
| 3.2.1 乘数高倍产生电路 |
| 3.2.2 Booth编码电路 |
| 3.2.3 求和电路 |
| 3.3 电路预综合与UPF功能描述 |
| 3.3.1 低功耗乘法器预综合 |
| 3.3.2 电路的UPF描述 |
| 3.4 低功耗乘法器逻辑综合 |
| 3.5 形式验证与设计功能验证 |
| 3.6 本章小结 |
| 4 仿真结果分析 |
| 4.1 仿真平台的搭建 |
| 4.1.1 数字电路功耗分析流程及其局限性 |
| 4.1.2 Ocean仿真方式和优点介绍 |
| 4.1.3 网表转化 |
| 4.1.4 输入激励的生成 |
| 4.1.5 输出结果验证 |
| 4.2 静态功耗仿真结果分析 |
| 4.3 动态功耗仿真结果分析 |
| 4.3.1 基-16 Booth乘法器动态功耗分析 |
| 4.3.2 电源门控基-16 Booth乘法器动态功耗分析 |
| 4.4 其它影响功耗的因素 |
| 4.4.1 电源网络开启时间 |
| 4.4.2 工作频率 |
| 4.5 本章小结 |
| 5 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读学位期间主要研究成果 |
（7）傅里叶光谱焦平面探测与干涉数据处理技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 课题的背景 |
| 1.2 星载傅里叶光谱仪发展概况 |
| 1.3 国内外傅里叶光谱焦平面探测研究现状 |
| 1.3.1 美国-GIFTS(GeosynchronousimagingFouriertransform spectrometer) |
| 1.3.2 美国-Cr IS(Cross-track Infrared Sounder) |
| 1.3.3 欧洲-IASI(Infrared Atmospheric Sounding Interferometer) |
| 1.3.4 欧洲-MTG(Meteosat third generation) |
| 1.3.5 中国-大气垂直探测仪 |
| 1.4 课题的研究内容 |
| 第2章 傅里叶光谱焦平面探测技术 |
| 2.1 迈克尔逊干涉仪 |
| 2.2 干涉图与光谱图 |
| 2.3 碲镉汞红外焦平面探测器 |
| 2.3.1 红外探测器发展历程 |
| 2.3.2 傅里叶光谱焦平面探测器 |
| 2.3.3 噪声等效功率与探测率D* |
| 2.3.4 光电探测器噪声组成 |
| 2.3.5 红外探测器背景辐射噪声及其抑制 |
| 2.3.6 光导型和光伏型探测器归一化探测率 |
| 2.4 探测系统制冷 |
| 2.5 干涉信号的采集与处理 |
| 2.5.1 干涉信号采集流程 |
| 2.5.2 干涉数据处理 |
| 2.6 本章小节 |
| 第3章 红外干涉信号并行获取技术研究 |
| 3.1 针对干涉信号的低噪声获取技术研究 |
| 3.1.1 红外探测器信号输出特性 |
| 3.1.2 微弱信号提取和低噪声获取 |
| 3.2 外部触发的超高帧频率的数据采集研究 |
| 3.2.1 干涉信号等光程差采集 |
| 3.2.2 干涉信号高速传输研究 |
| 3.3 电磁干扰以及机械振动对系统影响 |
| 3.3.1 电磁辐射 |
| 3.3.2 机械振动 |
| 3.4 系统性能评估体系建立 |
| 3.4.1 系统噪声的组成 |
| 3.4.2 红外干涉信号模拟噪声分析 |
| 3.4.3 噪声等效光谱辐射 |
| 3.4.4 光谱分辨率 |
| 3.5 本章小结 |
| 第4章 大规模红外干涉信号获取系统设计 |
| 4.1 大规模红外干涉信号获取系统搭建 |
| 4.2 中波红外干涉信号获取系统电路组成 |
| 4.2.1 中波碲镉汞红外焦平面探测器 |
| 4.2.2 中波探测器电压偏置电路 |
| 4.2.3 A/D模数转换电路 |
| 4.2.4 模拟信号调理电路 |
| 4.2.5 电源供电系统 |
| 4.3 中波系统软件设计 |
| 4.3.1 等光程差下外触发采集 |
| 4.3.2 数据总线分时复用控制 |
| 4.4 长波红外干涉信号获取系统电路组成 |
| 4.4.1 长波碲镉汞红外焦平面探测器 |
| 4.4.2 长波探测器电压偏置电路 |
| 4.4.3 A/D模数转换电路 |
| 4.4.4 模拟信号调理电路 |
| 4.4.5 DDR3存储电路 |
| 4.4.6 电源供电系统 |
| 4.5 长波系统软件设计 |
| 4.5.1全可编程平台以及Zynq-7000 |
| 4.5.2 基于Zynq7000平台云端检测方案验证 |
| 4.5.3 长波系统逻辑时序控制以及干涉数据获取方案 |
| 4.6 红外干涉系统优化 |
| 4.6.1 采集控制时序优化 |
| 4.6.2 抑制探测器器件非均匀响应对系统影响 |
| 4.7 红外干涉信号获取系统测试 |
| 4.7.1 等光程差采样时序模块测试 |
| 4.7.2 电源系统噪声测试 |
| 4.7.3 模拟链路测试 |
| 4.8 本章小结 |
| 第5章 红外干涉数据处理技术 |
| 5.1 干涉数据重组 |
| 5.2 干涉图分析以及修正问题研究 |
| 5.2.1 干涉图数据的横向平移现象 |
| 5.2.2 干涉图数据的纵向平移现象 |
| 5.2.3 平移现象对系统影响 |
| 5.2.4 对平移干涉数据的修正 |
| 5.3 大规模红外干涉信号的获取 |
| 5.4 本章小结 |
| 第6章 结论与展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（9）双通道多模卫星导航接收机射频关键技术研究（论文提纲范文）
| 作者简介 |
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 论文的选题背景 |
| 1.2 论文的研究现状 |
| 1.3 论文的研究要点 |
| 1.4 本文组织结构 |
| 第二章 卫星导航接收机系统架构 |
| 2.1 主流卫星导航系统概述 |
| 2.1.1 全球定位系统(GPS) |
| 2.1.2 GLONASS 定位系统 |
| 2.1.3 伽利略导航系统 |
| 2.1.4 北斗导航定位系统 |
| 2.2 射频接收机分类 |
| 2.2.1 低中频接收机 |
| 2.2.2 零中频接收机 |
| 2.2.3 超外差接收机 |
| 2.2.4 镜像抑制接收机 |
| 2.2.5 数字中频接收机 |
| 2.3 卫星导航接收机系统架构 |
| 2.3.1 单模单频卫星导航系统接收机 |
| 2.3.2 单通道双频卫星导航系统接收机 |
| 2.3.3 双通道双频卫星导航系统接收机 |
| 2.4 本章小结 |
| 第三章 双通道多模卫星导航射频接收机系统架构 |
| 3.1 全球导航卫星定位系统频率分布 |
| 3.2 双通道多模导航接收机系统架构 |
| 3.3 双通道多模导航定位系统模块设计 |
| 3.3.1 射频放大器和 I/Q 混频器的设计 |
| 3.3.2 频率合成器的设计 |
| 3.3.3 中频滤波器的设计 |
| 3.3.4 环形震荡器锁相环设计 |
| 3.4 双通道多模导航定位系统测试结果 |
| 3.5 本章小结 |
| 第四章 射频前端芯片关键模块研究 |
| 4.1 低噪声放大器研究 |
| 4.1.1 低噪声放大器简介 |
| 4.1.2 低噪声放大器噪声模型 |
| 4.1.3 低噪声放大器设计方法 |
| 4.2 混频器研究 |
| 4.2.1 混频器简介 |
| 4.2.2 混频器设计参数分析 |
| 4.2.3 混频器优化设计 |
| 4.3 压控振荡器研究 |
| 4.3.1 压控振荡器简介 |
| 4.3.2 LC 压控振荡器的原理与分析 |
| 4.3.3 压控振荡器设计方法 |
| 4.4 高速分频器研究 |
| 4.4.1 高速分频器的简介与原理 |
| 4.4.2 SCL 锁存器设计 |
| 4.5 高集成度电流复用射频前端芯片研究 |
| 4.5.1 低噪声混频器（LNM） |
| 4.5.2 自震荡混频器(SOM) |
| 4.5.3 低噪声自震荡混频器(LMV) |
| 4.6 本章小结 |
| 第五章 高集成度卫星导航接收机射频前端设计 |
| 5.1 低噪声自震荡混频器电路设计 |
| 5.2 低噪声自震荡混频器参数分析 |
| 5.2.1 转换增益分析 |
| 5.2.2 噪声系数分析 |
| 5.2.3 相位噪声分析 |
| 5.2.4 线性度分析 |
| 5.3 低噪声自震荡混频器版图设计及测试结果分析 |
| 5.4 本章小结 |
| 第六章 射频前端技术探索 |
| 6.1 X 波段 CMOS 射频前端设计 |
| 6.2 X 波段 CMOS 射频前端流片与测试 |
| 6.3 功率放大混频器 |
| 第七章 总结 |
| 7.1 本文工作总结 |
| 7.2 射频前端技术进一步研究展望 |
| 致谢 |
| 参考文献 |
| 攻读博士期间的研究成果和参加的科研项目 |
| 攻读博士学位期间完成的学术论文 |
| 攻读博士学位期间参与的科研项目 |
（10）改善DAC线性特性的方法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 概述 |
| 1.1 课题的背景及其研究意义 |
| 1.2 本文的研究目标 |
| 1.3 本章小节及其他章节安排 |
| 第二章 DAC 的基本结构 |
| 2.1 DAC 的分类 |
| 2.1.1 电压输出型 DAC |
| 2.1.2 电流输出型 DAC |
| 2.2 DAC 结构的比较 |
| 2.2.1 Kelvin 结构 DAC |
| 2.2.2 二进制 DAC |
| 2.2.3 分段结构 DAC |
| 2.3 DAC 结构的选取 |
| 第三章 动态器件匹配技术 |
| 3.1 动态器件匹配 |
| 3.1.1 数据加权平均(DWA) |
| 3.1.2 伪数据加权平均(Pseudo-DWA)[12] |
| 3.1.3 其他数据加权平均算法 |
| 3.1.4 随机动态器件匹配 |
| 3.2 PSD 分析及算法的选取 |
| 3.3 Pseudo-DWA 的电路实现 |
| 3.3.1 4 位温度码译码电路 |
| 3.3.2 4 位温度码编码电路 |
| 3.3.3 4 位加法器 |
| 3.3.4 4 位对数移位电路 |
| 3.3.5 其他逻辑电路 |
| 第四章 模拟自校准技术 |
| 4.1 模拟自校准技术的基本原理 |
| 4.2 基于模拟自校准技术的 DAC 设计 |
| 4.2.1 设计背景和基本要求 |
| 4.2.2 整体设计规划 |
| 4.2.3 DAC 单元 |
| 4.2.4 模拟自校准电路 |
| 4.2.5 参考及偏置电路 |
| 4.2.6 版图设计 |
| 4.3 DAC 设计的仿真结果分析 |
| 第五章 DEM 技术与 Calibration 技术的兼容性 |
| 5.1 兼容性与可行性 |
| 5.2 电路实现 |
| 5.3 仿真分析 |
| 第六章 全文总结 |
| 参考文献 |
| 缩略语 |
| 致谢 |
| 攻读学位期间发表的学术论文目录 |
四、使用饱和晶体管开关的高速加法电路（论文参考文献）
- [1]使用饱和晶体管开关的高速加法电路[J]. 山口彻郎. 电子计算机参考资料, 1967(01)
- [2]基于近似计算的低功耗GPS捕获引擎匹配滤波器的设计[D]. 王敏. 东南大学, 2018(05)
- [3]无线通信接收机模拟概率信号处理VLSI技术研究[D]. 赵哲. 北京理工大学, 2018(06)
- [4]基于一种新型数字滤波成形算法的能谱仪实现[D]. 杨柳. 成都理工大学, 2020(04)
- [5]高分辨率高速DA转换电路的研究与实现[D]. 何海迅. 电子科技大学, 2019(01)
- [6]基于单周期逐级开通电源门控的低功耗乘法器研究[D]. 海洋. 西安理工大学, 2021
- [7]傅里叶光谱焦平面探测与干涉数据处理技术研究[D]. 高聪. 中国科学院大学(中国科学院上海技术物理研究所), 2020(03)
- [8]快速进位的高速加法器[J]. 壶井芳昭,松原要,刘德贵. 电子计算机动态, 1966(05)
- [9]双通道多模卫星导航接收机射频关键技术研究[D]. 龙强. 西安电子科技大学, 2013(01)
- [10]改善DAC线性特性的方法研究[D]. 冯之因. 上海交通大学, 2010(04)