一、0.8μm LDD CMOS Reliability Experiments and Analysis（论文文献综述）
屈晓庆[1]（2021）在《硅通孔（TSV）热应力分析及优化》文中认为现如今,高速发展的电子工业对微电子技术提出了更高的要求,希望微系统的功能密度和性能不断提高。由于集成电路器件特征尺寸逼近物理极限,为了摩尔定律的延续,新器件和三维集成电路（Three-dimensional integrated circuit,3 DIC）为解决传统集成电路中的问题提供了新思路,至此,发展进入后摩尔时代。硅通孔（Through-siliconvia,TSV）技术对集成电路技术的格局产生颠覆性影响。TSV使芯片在三维方向堆叠密度最大化,被认为是3D IC互连最佳解决方案之一。TSV不仅带来了良好机遇,也带来新的挑战,其中最为显着的问题是材料间热膨胀系数失配导致的热应力问题。热应力过大会导致电路功能失效、器件性能漂移等可靠性问题,如何有效减小TSV热应力及其在衬底引入的阻止区（Keep-outzone,KOZ）成为亟需解决的问题。为了分析及优化TSV引入的应力,本文基于圆柱型TSV（Cylindrical TSV,C-TSV）,在ANSYS Workbench软件中进行建模仿真,运用有限单元法的思想,分析其材料特性、结构参数对热应力的影响;提出了环形沟槽隔离（Annularshallowtrenchisolation,A-STI）、方形和圆形沟槽以及金属层部分填充的环形TSV（A-TSV）结构来有效的减小TSV周围衬底处应力以减小KOZ,从而提高集成度;建立了有沟槽结构的双层单根C-TSV在面对面及面对背两种键合方式下的模型。对于C-TSV,对比了厚度及材料不同组合形式下von Mises应力情况,结果表明,BCB介质层能有效减小TSV铜柱引入的应力,材料特性对应力的影响较大,增加厚度取得的收益有限。退火温度越高,TSV引入的应力越大。与没有A-STI的C-TSV相比,pMOS沟道方向与应力方向垂直时,A-STI使KOZ减小了 13.6%;nMOS沟道方向与应力方向平行时,A-STI使KOZ减小了 15.4%。方形沟槽深度为2μm时可将大部分应力拦截沟槽内,圆形沟槽则需要深度为5μm才会有类似结果,这是因为TSV引入的应力为花瓣形,形状近似的方形沟槽更符合应力分布。总的来说方形沟槽使KOZ降低了 70.94%,圆形沟槽使KOZ降低了 69.3 6%。对于A-TSV,对比介质层及氧化层填充不同材料时的von Mises应力,相较于填充SiO2,金属层内部填充BCB时,会使TSV引入的热应力增大;金属层外部为BCB时会减小应力,与C-TSV相比,A-TSV至多可将KOZ减小24%。双层单根C-TSV模型中,对比不同区域的von Mises应力,应力集中区域位于微凸点上,具体在凸点在与衬底及键合层的相接触的地方。对比微凸点不同半径下的凸点最大应力、上层C-TSV下表面最大应力以及下层C-TSV上表面最大应力,微凸点半径为6μm时,上述应力均达最小值。
赵康[2]（2021）在《基于C-DEM的黏土高压K0固结离散元模拟研究》文中研究指明
闫涛[3]（2021）在《基于MTJ/CMOS存储内逻辑结构的轻量级密码算法电路设计》文中进行了进一步梳理
陈钱[4]（2021）在《集成电路瞬态剂量率效应用闩锁和翻转研究》文中研究说明瞬态剂量率效应（Transient Dose Rate Effects,TDRE）是核辐射环境诱发电子信息系统异常的重要方式之一,主要通过半导体器件中辐射感生的瞬态光电流造成器件异常。深入研究器件中瞬态光电流的产生和收集机制,探究其在集成电路中诱发的闩锁和翻转规律并揭示内在机制,探索加固设计思路与方法,可为抗瞬态剂量率效应器件加固设计提供参考和理论依据,为保障核辐射环境中半导体器件正常工作提供支撑。本文把握瞬态光电流这一主线,以单管器件瞬态光电流产生和收集机制研究为前提,进而研究集成电路中瞬态光电流诱发的闩锁效应和翻转效应规律和机制,最后研究器件结构加固抑制瞬态光电流以减缓瞬态剂量率效应。在研究过程中,利用自主搭建的激光模拟瞬态剂量率效应实验装置开展了激光模拟等效性研究,从理论和实验的角度验证了其有效性。针对单管器件开展瞬态剂量率效应光致电流研究,仿真研究金属氧化物半导体场效应晶体管（Metal-Oxide-Semicon ductor Field-Effect-Transistor,MOSFET）瞬态剂量率效应光致电流的收集机制以及各因素的影响规律,实验获得二极管的瞬态光电流特征规律。针对静态随机存储器（Static Random Access Memory,SRAM）开展瞬态剂量率效应翻转研究,实验获得其翻转阈值以及不同模式下的翻转规律,通过TCAD仿真研究SR AM的翻转机制,阐明诱发该翻转规律的机制。针对互补金属氧化物半导体（C omplementary Metal Oxide Semiconductor,CMOS）器件开展瞬态剂量率效应闩锁研究,实验获得其翻转阈值以及闩锁电流变化规律,通过HSPICE仿真研究闩锁效应机制,阐明诱发该闩锁电流变化规律的机制。最后提出和设计深阱结构加固方案,并针对有无深阱结构的D类型触发器（D type flip-flop,DFF）链进行初步的试验验证。研究工作获得的主要成果和结论如下:（1）针对激光模拟等效性的研究,基于激光模拟原理和激光辐照物理过程,建立激光等效模拟模型给出等效关系曲线,同时借助“强光一号”加速器开展验证验证,形成了较为成熟的激光实验手段。（2）针对单管器件瞬态光电流的研究表明,MOS管的瞬态光电流是由器件内部PN结耗尽区及其附近的电荷通过漂移扩散机制收集产生。各影响因素均是影响产生或收集过程改变瞬态光电流,辐照剂量会增加电离电荷而加强光电流,电压升高会加强电离电荷收集而加强光电流;温度升高会抑制漂移电流的同时加强扩散电流;阱接触则会通过改变电场电势来影响光电流的收集。二极管的瞬态光电流的总收集电荷量与脉冲激光能量成线性正相关,其瞬态峰值电流受到器件电荷收集能力的影响会存在上限,达到上限后会通过增加收集时间来完成电荷收集。（3）针对SRAM瞬态剂量率翻转的研究结果表明:SRAM瞬态剂量率翻转存在以下三种机制:第一种,瞬态光电流诱使互锁反相器中截止管导通,从而导致SRAM发生翻转;第二种,瞬态光电流诱使两边传输管导通重新写入数据从而导致翻转,会受到位线状态的影响;第三种,瞬态光电流引起大范围的路轨塌陷导致存储信息丢失从而导致翻转,会受到器件“优选状态”的影响。大范围的路轨塌陷引起的翻转会在不同存储模式下导致特殊的翻转规律。对于SRAM单元,不同阱接触会改变其“优选状态”。（4）针对CMOS器件瞬态剂量率闩锁的研究结果表明:器件需要同时满足触发条件和维持条件才能发生闩锁,且器件闩锁后的闩锁电流与供电电压成正相关。基于多路径闩锁机制,瞬态光电流会在器件中引发闩锁路径的切换,从而诱发闩锁电流“窗口”现象。（5）针对阱结构加固方法的研究结果表明,深阱结构能提高器件的抗瞬态剂量率效应能力,增加深阱掺杂能进一步提升抗辐照能力。深阱结构主要是通过与衬底和阱形成新的PN结来影响电荷收集,改变阱电势来调控双极放大电流,实现对瞬态光电流的抑制。实验验证了深阱结构DFF链的翻转阈值和饱和截面更小,表现出更强的抗瞬态剂量率效应能力。
莫莉华[5]（2021）在《新型FinFET器件和3D堆叠器件的单粒子效应研究》文中研究表明随着我国航天事业的飞速发展,空间电子系统对于高集成度、高性能、低功耗的纳米器件需求不断增加,基于先进工艺技术的超大规模集成电路的空间应用是航天微电子技术发展的必然趋势。相比于平面工艺器件,晶体管级的3D FinFET和封装级的3D堆叠器件尺寸小、性能好、功耗低,是延续摩尔定律和实现超摩尔定律的关键器件。对于其空间应用,单粒子效应是瓶颈问题。因此,研究FinFET器件及3D堆叠器件的单粒子效应迫在眉睫。本文的主要工作是基于地面加速器模拟实验和GEANT4计算机仿真,分别对FinFET及3D堆叠的SRAM、NAND flash器件开展了单粒子效应研究,系统分析了重离子入射角度、重离子电离径迹分布、器件封装对单粒子翻转的影响。主要研究结果如下:（1）利用重离子加速器和GEANT4工具研究了14 nm FinFET工艺SRAM器件的单粒子效应。地面加速器实验获得了该器件的单粒子翻转随LET变化的Weibull曲线,得到该器件LET阈值约0.1 Me V/（mg/cm2）,饱和截面为1.85×10-9cm2/bit。该器件容易受到多位翻转（MBU）的影响,随着LET增大,MBU的贡献明显增大,当LET为40.3 Me V/（mg/cm2）时,MBU的贡献大于95%。与平面晶体管相比,由于FinFET晶体管的结构特殊性,引入了单粒子翻转角度效应的特殊性。垂直于Fin的方向倾斜的入射角,60o入射比垂直入射的单粒子翻转截面高1.5倍;而平行于Fin的方向倾斜的入射角,60o入射比垂直入射的单粒子翻转截面高4.9倍。（2）基于GEANT4工具研究了中子引起3D堆叠器件单粒子翻转的敏感性以及多位翻转特性。研究发现,中子在3D堆叠器件中每一层引起的单粒子翻转截面的变化趋势与整个3D堆叠器件的单粒子翻转截面变化趋势一致,14 Me V中子对应的单粒子翻转截面较低能中子（1 Me V-3 Me V）约高一个量级;在低能区,中子引起3D堆叠器件的单粒子翻转截面的层间差异较明显且不受临界电荷的影响,随着能量增大,层间单粒子翻转截面逐渐趋于一致;质量较轻的次级粒子是单粒子翻转的主要贡献者且3D器件的堆叠形式影响其中子单粒子翻转敏感性;MBU图形的多样性、复杂性及计数均随着中子能量的增加而增加,其中两位翻转（DBU）是主要的MBU图形。（3）研究器件封装对重离子单粒子效应的影响。能量为100 Me V/u的209Bi辐照封装材料厚度为500μm的器件,单粒子翻转截面比去封装器件的单粒子翻转截面增大了22.7%,灵敏体积（SV）表面LET的增加是导致封装器件单粒子翻转截面增大的主要因素;次级粒子对具有厚度为500μm封装材料器件中单粒子翻转的贡献比已开封的相同器件大约27倍。综上所述,本论文系统研究了3D FinFET及堆叠结构器件的单粒子翻转特性,其结果将为基于3D器件的抗辐照集成电路的设计研发和测试考核提供基础实验数据和理论依据。
曲畅[6]（2021）在《高功率半导体激光器低频噪声产生机理及表征特性研究》文中研究指明随着理论研究和制备工艺的发展,高功率半导体激光器（High-power Semiconductor Laser Diodes,简称为HP-LDs）以其转换效率高、体积小、重量轻、能直接调制及易与其他半导体器件集成等特点,在军事、工业加工、激光医疗、光通信、光存储等领域中得到广泛应用。近年来,随着高功率半导体激光器输出光功率的日益提高,新的有源材料不断涌现,应用领域日渐扩大,人们对其可靠性提出更高要求,这使得利用低频噪声作为高功率半导体激光器可靠性评估的方法因其便捷、无损、快速等优点备受关注。不仅如此,低频噪声作为一种普遍存在于高功率半导体激光器中的物理现象,是其内部载流子微观运动的外在表现,将内在现象和外在表现建立其联系,势必能够更好地反映其微观性质以促进HP-LDs在材料生长、芯片制备等技术的发展。然而,HP-LDs的低频噪声（主要是1/f噪声）的噪声模型仍不完善,并且相较于其他常规半导体器件,HP-LDs中存在其特有的低频1/f光噪声,同时其低频噪声现象和机制也更为复杂,蕴含着更多导致HP-LDs退化和失效以及能够指导其可靠性管理等有用信息。为了利用HP-LDs的低频噪声实现无损地表征其可靠性和器件质量的筛选,本文以高功率半导体激光器低频噪声产生机理及表征特性展开研究。从理论建模、模拟仿真、实验测试相结合的方法开展了HP-LDs噪声产生机理及特性、小注入下HP-LDs1/f噪声模型及产生机理分析、激光状态下HP-LDs结电压1/f涨落模型以及与光子数涨落之间的量子相关性、以及HP-LDs低频噪声表征特性这四部分内容的研究。本文主要研究内容和研究成果概括如下:1.双异质结HP-LDs的1/f噪声产生机理与特性研究。以经典的朗之万（Langevin）方程为基础,展开了单异质结HP-LDs和双异质结HP-LDs中少数载流子输运机制以及其漂移过程的分析,探讨了与HP-LDs结电流噪声有关的两种机制,即少数载流子热涨落和产生-复合噪声,建立了单异质结和双异质结HP-LDs噪声等效电路模型。在此基础上,引入寄生参量和有源区参量等性能影响因素,建立了双异质结HP-LDs等效电路模型,并推导出了由接触电阻、封装引线电阻等的涨落引起的1/f噪声模型,对比了理论模型与实验结果,验证了模型的正确性并进一步分析讨论了双异质结HPLDs 1/f噪声特性及产生机理。2.小注入条件下HP-LDs 1/f噪声模型及产生机理研究。在小注入条件下,基于HP-LDs以表面复合为主要输运机制,考虑载流子简并、高能级注入以及非辐射复合等因素,理论推导了小注入下HP-LDs 1/f噪声模型,得到了小注入下其1/f噪声的形成与由缺陷、杂质、位错等因素引起的非辐射复合电流具有相似机制。利用电致发光表示非辐射电流,研究了小注入下HP-LDs在老化试验过程中表面状态、1/f噪声特性以及如P-V和I-V等电特性的变化,验证了1/f噪声能够用来表征HP-LDs表面稳定性的有效性,并为HP-LDs表面质量评估提供一定依据。3.激光状态下HP-LDs结电压1/f涨落模型以及与光子数涨落的量子相关性。基于量子化的朗之万（Langevin）方程,建立了HP-LDs结电压1/f涨落理论模型,并探讨了其物理机制。基于激光理论中受激辐射和自发辐射等经典的量子力学过程,证明了电流驱动的HP-LDs可以抑制泵浦噪声、并在腔宽以下的频率区域产生相位最小不确定态,获得了HP-LDs产生的接近粒子数-相位最小不确定态（即振幅压缩态）,由于其泵浦噪声被抑制,且具有很高的量子效率,降低了振幅噪声。理论预测了激光状态下HP-LDs来自外场的光子数涨落与结电压1/f涨落之间量子相关性的存在,并对比了二者之间的互相关系数的理论预测值和实验结果,实验结果与理论预测具有较好的一致性,验证了理论预测的正确性。4.高功率半导体激光器低频噪声表征特性研究。提出了一种用于808 nm HP-LDs可靠性表征的低频光、电噪声相关性方法,实验验证了低频光、电噪声相关性作为一种可靠性评估工具的可行性和有效性;针对传统加速老化试验对器件具有破坏性以及利用单一初测噪声作为单一筛选指标筛选结果缺乏全面性等技术问题,提出了一种结合低频噪声测量和加速老化试验的垂直腔面发射激光器（VCSEL）预筛选方法,建立了VCSEL的预筛选模型,并通过实验验证了模型的正确性;探讨了基于1/f噪声的HPLDs辐射效应退化机理和辐射损伤表征,建立了引入辐照缺陷的HP-LDs 1/f噪声表征模型,讨论了辐射对HP-LDs特性等的影响。本文针对高功率半导体激光器所建立的1/f噪声模型以及所提出的表征特性方法通过仿真分析和实验结果对比,验证了其有效性,为高功率半导体激光器可靠性无损表征和质量筛选研究提供了解决方案。
葛良[7]（2021）在《HIAF同步定时系统原型设计及验证》文中进行了进一步梳理强流重离子加速器装置（High Intensity heavy-ion Accelerator Facility,HIAF）是一台具有国际领先水平、学科用途广泛的下一代重离子科学研究装置,该装置采用加速器级联的方式实现束流的高功率、高流强,级联方式的运行需要对设备进行高精度的时序控制,高精度的同步定时是实现设备精确操控的关键,决定了硬件设备运行的准确性和精确性。HIAF装置分布在1km范围内,时序调度设备约600台,同步准确度需好于2ns;同时为了满足BEIF装置建设的需要,设计系统需具有更大范围的设备覆盖能力和更高精度的时间同步提升空间,这为时序控制的实现提出了挑战。同步定时系统是实现HIAF时序调度的系统级方案,本文基于标准时间同步协议,设计方案增强了HIAF的拓展性;好于2ns的同步准确度和亚纳秒的同步精度提高了HIAF的注入、俘获、加速和引出效率,同时优化了装置并行供束的模式。系统级层面,本文设计的绝对时间同步定时方案,对国内同类系统的设计具有借鉴意义,对时序调度的优化具有重要意义。本文基于White Rabbit协议,设计HIAF的同步方案,实现大跨度、多节点、实时校准的同步系统,解决通用定时系统存在的长距离传输同步精度降低、多节点改变网络结构和单工通信不能实时校准的难题。系统可靠性方面,本文率先将网络设计技术应用到同步定时系统的设计中,通过分析网络拓扑结构的可靠性,研究网络拓扑结构对同步和数据传输的影响机制,获得基本的网络冗余方案;分析同步定时网络中数据传输的可靠性,重点研究不同冗余参数下数据的可靠传输,给出适用于HIAF同步定时系统的数据冗余方案和参数,进一步提高了数据传输的可靠性;分析不同数据占用的网络带宽,研究设备控制信息在网络中的传输时间,给出了数据传输优先级及划分VLAN的方案;调研主流的网络监控解决方案,选用Zabbix和Grafana的方案实现整个系统的实时监控,提升了全系统的可靠运行。本文在国内首次将同步信息、设备控制信息、节点配置信息和节点报警信息在一条链路上进行融合传输,基于模块化设计,分离同步信息和其他信息,优化了需要通过数据网络对接入节点配置及状态监控的方案;基于高精度延时电路和时间数字转换器技术,研究了一种构建延迟链实现亚纳秒延时输出和时间标记的算法,将定时调节步长和时间标记精度提升到四百皮秒左右。在接口方面,对不同设备的接口进行统一化抽象建模,优化同步定时系统硬件接口的设计方案,有效解决了不同设备接入系统难的问题。本文以项目需求为导向,设计系统级的解决方案,实现数据主节点、时钟主节点、同步网络和终端节点的软硬件模块。以同步定时系统设计原型为依托,搭建系统级的测试平台,实现全系统的测试,得到同步准确度好于1ns、同步精度好于60ps、对外参考触发输出偏差小于300ps,满足HIAF同步定时系统需求和具有一定性能提升空间的结论。
Ahmed Wahba Abdalla Elsayed[8]（2021）在《应用于光通信的激光驱动器和跨阻放大器设计》文中进行了进一步梳理在用于光通信链路的各种调制方案中,开关键控（OOK）由于其简单性和成本效益而被广泛应用于接入网和城域网。然而,数据流量的快速增长促进了其他具有更高频谱效率的调制方案的应用。其中,四电平脉冲幅度调制（PAM4）由于在相同带宽下传输比特率比OOK调制提高了一倍,现已被用于高数据速率标准。OOK和PAM4调制方案中最常用的数据编码格式是不归零码（NRZ）和归零码（RZ）。相比50%占空比的RZ编码,NRZ编码仅需一半的带宽便可传输相同的比特率。然而由于光纤色散的影响,会使传输的脉冲变宽并引起符号间干扰（ISI）,因此不推荐在长距离传输中使用NRZ编码。与此相反,RZ编码在长距离应用中具有更好的性能,因为它具有较短的脉冲,因此可以减轻色散效应。本文主要研究激光二极管驱动器（LDD）电路和跨阻放大器（TIA）的设计和实现,该电路同时支持NRZ或RZ数据编码格式的OOK和PAM4调制方案。OOK/PAM4双模操作使得所设计的模块适用于不同标准的光通信系统。本文设计了四种不同的LDD集成电路,其中三个应用ROGERS RO4350B印刷电路板（PCB）制作了测试板并进行了板上测试,而第四种电路则是对版图作后仿真进行了评估。第一个LDD IC支持NRZ-OOK和NRZ-PAM4两种模式,数据速率分别高达15 Gbps和30 Gbps,并采用0.15 μm增强型PHEMT工艺实现。其中30 Gbps NRZ-PAM4 LDD通过组合两个分别作为高、低放大路径的15 Gbps NRZ-OOK LDD来实现,实现在驱动25Ω激光器时产生幅度为0、40、80和120 mA的PAM4输出电流信号。其中高、低两种放大路径作为15 Gbps NRZLDD时可以单独使用或同时使用。电路通过在输出级使用交叉耦合的中和电容提高了驱动器带宽。输出传输线的无源反向终端匹配使用片上50 Ω电阻实现,可吸收因负载不匹配引起的信号反射。测量结果显示,NRZ-OOK和NRZ-PAM4驱动电路的输出眼图清晰,速度分别高达15 Gbps和30 Gbps。在电压为-5.2V单电源供电、最大输出电流为120mA的情况下,驱动器功耗为1.228W。该驱动器具有很高的电流驱动能力和较好的功耗比,适用于驱动大电流分布式反馈（DFB）激光器,芯片的总面积为0.7×1.3mm2。第二个LDD IC同样采用0.15μm增强型PHEMT工艺,它分别以2.5 Gbps和5 Gbps的数据速率支持RZ-OOK和RZ-PAM4模式。设计的RZ-LDD提供一种将NRZ-RZ转换电路和大电流LDD相结合的单芯片解决方案来提高集成度。输出的RZ信号占空比为33%（132 ps）,适用于长距离光通信系统。最大输出电流高达120 mA,使得该驱动器成为驱动大电流DFB激光器的理想选择。该激光器可以偏置在增益切换模式工作,以进一步改善传输距离。测量结果显示出清晰的输出电气眼图,上升/下降时间低于38 ps。NRZ-RZ转换器的电源电压为-1.9 V,LDD的电源电压为-5 V,总功耗为1.3 W。芯片总面积为1.2×2.7mm2。第三个LDD IC采用0.13μm SOI CMOS工艺设计并做了测试。与第二个LDD设计相似,该驱动器还支持2.5 Gbps RZ-OOK和5 Gbps RZ-PAM4工作模式。但是,其输出电流被提升到135 mA,并且通过使用压控延迟线实现在25-50%的范围内调整输出RZ信号的占空比。此外,驱动器利用有源反向端接（ABT）电路来吸收由于激光器端负载不匹配而产生的信号反射。在上升/下降时间低于50 ps的情况下测量到清晰的输出电气眼图。在135 mA的最大输出电流下,RZ-LDD消耗1.455 W。总芯片面积为1.8×2.6mm2。第四个LDD电路以10 Gbps NRZ-OOK方式工作,采用0.13μm SOI CMOS工艺设计。该驱动器利用交叉耦合的中和电容,并集成了可调负电容电路以扩展带宽。由于采用分段输出驱动方案,LDD可以在25Ω激光器上提供10-150 mA调制电流范围,并保证动态性能。驱动器支持直流耦合和交流耦合两种耦合方式驱动25Ω激光器,在最大输出电流下功耗分别为1.06 W和0.72 W。芯片面积0.84×0.9 mm2。最后,本文探讨了 40 nm CMOS工艺下高灵敏度高动态范围的25 Gbps NRZ-OOK/50 Gbps NRZ-PAM4跨阻放大器（TIA）的设计。电路采用高增益低带宽跨阻级和三个连续时间线性均衡器（CTLE）级联来修复带宽,从而优化了噪声和带宽。所提出的TIA采用两个独立的自动增益控制（AGC）环路来控制基于反相器的跨阻级和随后的四个可变增益放大器（VGA）的增益,以实现低噪声和高线性度。本文提出的TIA还采用了自动失调消除（AOC）环路。在光电二极管电容和焊盘电容分别为120 fF和40 fF情况下,版图后仿真结果表明,TIA的最大跨阻增益为78 dBΩ,3 dB带宽为19.8 GHz,平均输入参考噪声电流密度为16 pA/（?）。对于250mVpp的差分输出摆幅和1.12mApp的输入电流,总谐波失真小于5%。输出缓冲器提供600 mVpp的全差分电压摆幅,电路总功耗为65 mW。
邓高强[9]（2021）在《绝缘栅控高压低损耗功率器件模型与新结构研究》文中进行了进一步梳理IGBT（Insulated-Gate Bipolar Transistor）和LDMOSFET（Lateral Double-Diffused Metal-Oxide-Semiconductor Field-Effect Transistor）均为主流的绝缘栅控型功率器件,低损耗、高耐压和高功率密度是二者的主要设计目标。IGBT受益于漂移区中的电导调制效应,具备较低的导通损耗和较大的电流能力,在中高压功率应用领域备受青睐。实现低损耗IGBT的两个主要途径:一是改善导通损耗、关断损耗二者的相互制约关系;二是改善开启损耗与电磁干扰噪声之间的制约关系。实现低损耗LDMOSFET的主要途径则是优化比导通电阻(specific ON-resistance,Ron,sp)与耐压（Breakdown Voltage,BV）之间的制约关系,突破现有的“硅极限”关系(Ron,sp∝BV2.5)。本文以高压低损耗IGBT和LDMOSFET为研究课题,立足于器件机理和理论模型,在器件新结构方面寻求突破点,提出了三种IGBT新结构和一种LDMOSFET新结构,并进行了相关实验研究。1.注入增强型薄膜SOI LIGBT针对薄膜SOI（Silicon-On-Insulator）LIGBT导通压降过大的问题,提出一种具有凹槽延伸栅的注入增强型LIGBT。新结构在靠近发射极一侧的漂移区形成凹槽,凹槽侧壁与底部均由延伸栅覆盖。通过控制凹槽底部的顶层硅厚度实现注入增强效应,凹槽底部顶层硅越薄,注入增强效应越显着。在导通状态下,注入增强型薄膜SOI LIGBT在发射极一侧的漂移区空穴浓度相比常规LIGBT有显着提升,电导调制效应增强,其导通压降因此改善明显。在关断过程中,由于发射极一侧的过剩载流子在耗尽层展宽前就被抽取,因此电导调制效应的增强仅仅给关断损耗带来极小的增加。注入增强型SOI LIGBT改善了导通损耗和关断损耗的制约关系,相比同耐压级别的常规薄膜SOI LIGBT,在相同关断损耗下导通压降降低了20%。2.自钳位槽栅IGBT新结构针对槽栅IGBT开启损耗与电磁干扰噪声的制约关系,提出一种采用自钳位技术的槽栅IGBT新结构。新结构在槽栅IGBT的有源区与终端区之间引入JFET（Junction Field-Effect Transistor）结构,实现电位钳制功能。器件开启前,有源区中与槽栅相邻的浮空p区在JFET结构的作用下被钳位在相对高的电位,从而形成空穴势垒。开启瞬间,空穴势垒的存在阻碍了空穴在浮空p区中的堆积,因此有效抑制了槽栅IGBT开启时的d IC/dt,同时减小了开启瞬间的过冲电流,避免了严重的电磁干扰噪声。自钳位槽栅IGBT改善了开启损耗和电磁干扰噪声的制约关系,相比常规槽栅IGBT,在相同开启损耗下,电流过冲降低23%,d IC/dt的峰值降低14%。3.具有低关断损耗的RC IGBT新结构针对RC IGBT（Reverse Conducting IGBT）正向导通时的Snapback现象,提出两个消除Snapback现象且降低关断损耗的新结构:具有复合电场截止层的RC IGBT和具有断续电场截止层的RC IGBT新结构。前者采用交替掺杂的p型掺杂区和n+掺杂区作为电场截止层,后者采用间断分布的n+掺杂区作为电场截止层,二者都通过增加RC IGBT在单极模式下的集电区分布电阻抑制了Snapback效应。与常规RC IGBT相比,具有复合电场截止层的RC IGBT新结构的关断损耗同比降低20%;具有断续电场截止层的RC IGBT新结构的关断损耗同比降低30%。4.积累型低阻LDMOSFET的实验研制针对LDMOSFET的Ron,sp与BV的“硅极限”关系,提出并研制了一种具有阶梯掺杂栅场板的积累型LDMOSFET新结构。导通状态下,栅场板的积累效应实现了低阻特性;阻断状态下,栅场板中阶梯掺杂的p型区域通过电荷补偿作用引入了新的横向电场尖峰,提高了器件耐压。实验研制的样管BV高达680V,Ron,sp仅70mΩ·cm2,与耐压相同的无积累效应LDMOSFET相比,Ron,sp降低一半。
宋婷婷[10]（2021）在《针对片上光互连网络通信可靠性的研究与优化》文中指出在当今信息时代应用需求爆炸式增长的驱动下,实现高可靠性和高计算性能的超级信息处理系统是片上系统发展的必然趋势。随着互补金属氧化物半导体（Complementary metal oxide semiconductor,CMOS）工艺技术的长足改进,单芯片上集成成百上千个处理核的多核处理器系统已经实现。在片上多核系统中,由于多任务的并行处理及处理核间海量数据的频繁交换,迫切需要一种高效的通信架构来实现系统的高性能信息处理。得益于与CMOS兼容的硅光子技术的迅猛发展,片上光互连网络（Optical networks-on-chip,ONo Cs）有效解决了传统电互连所产生的高时延、高损耗、带宽限制和通信效率低等问题,其具备强大的并行计算能力、优秀的资源利用率和良好的可拓展性,在超高速光通信、超级计算机系统、计算机体系结构设计等领域具有广阔的应用前景。此外,将波分复用技术应用于片上光互连网络能够满足超大容量和超高速率对更高通信带宽的需求。然而,现阶段片上多核光互连网络的通信可靠性无法得到有效保证。一方面,由于硅基光子器件本身的材料属性和当前尚不完美的制造工艺,光载波信号在传输过程中不可避免地会遭受固有物理损耗和串扰噪声的影响,从而导致网络中多跳通信光信噪比的降低及误码率的增大。另一方面,硅基光开关元件对温度波动和工艺偏差非常敏感,温度及制造工艺的轻微变化都会导致光开关的谐振波长发生漂移,使得光通信链路的物理性能变差,对系统级的通信性能和可靠性造成负面影响。尤其对于采用波分复用技术的片上光通信系统,由上述问题导致的数据通信可靠性降低现象更为严重。因此,本文针对如何提升片上光互连网络的通信可靠性这一问题,开展了相关研究,并取得了如下研究成果:1.针对多波长片上光互连网络中的串扰特性,将角度优化（60°/120°波导交叉）方法应用于支持波分复用技术的光路由器层和光网络层,以提升光通信链路的物理性能,降低光网络中信号传输的误码率。首先,依次构建了完善的光器件级、光路由器级和光网络级的插入损耗和串扰特性分析模型;其次,基于角度优化方法和理论分析模型设计了优化的Crossbar和Crux光路由器的优化结构,对比分析该方法对光路由器的串扰特性及各端口光信噪比性能所产生的积极影响;最后,将所设计的角度优化光路由器应用于光网络层,基于Mesh和Torus拓扑结构的片上光网络进行了光网络层的数值仿真分析。仿真结果表明:该优化方法在本文所用参数下可将光网络层的平均光信噪比提升约1.5 d B,其能够有效提升多波长片上光路由器和光网络的光信噪比和误码率性能,实现光网络中更低的误码率传输和数据通信的可靠性提升。2.将信道编码技术应用于片上光互连网络,结合群计数编码方法具有强大检错能力的优势,设计了全电、全光和光电混合的群计数编码器,其中全光和光电混合的群计数编码器基于硅基微环谐振器设计实现。基于仿真软件Interconnect验证了所设计的光电群计数编码器的正确性和可行性,并对其检错效率、能耗和面积开销进行了详细的分析和评估。分析结果表明:该群计数编码方法的错误检测效率可以达到88.2%,相比于奇偶校验方案的检错效率高出36.6%;全电、全光和光电混合的群计数编码器在最坏情况下能耗分别为0.260 f J/bit、56.000 f J/bit和30.386f J/bit;另外,该光电群计数编码器的占芯比例非常小,当Mesh和Torus网络规模增大至10×10时,其面积开销在整个芯片尺寸中的占比小于0.15%。3.设计了一种新型的适用于片上光互连网络的高可靠性通信系统,该系统具有错误检测和数据重传功能,可以有效保证目的节点所接收数据的正确性。在此基础上,为了减少串扰对通信可靠性的影响,对重传机制进行了优化,进一步提升数据重传的可靠性。基于Opti System仿真系统直观呈现了光群计数编码方法对于实现高可靠光通信系统的可行性和有效性,验证了所提出的光通信机制可以有效提高片上光互连网络中数据通信的可靠性。此外,选择常用的奇偶校验方案作为对照,基于不同的通信机制全面地评估了该可靠性片上光通信系统所付出的功耗和时延代价。分析结果表明:由于增加了激光源、编码及校验电路,采用群计数方法实现4比特数据的可靠传输相较于不含错误检测机制直接传输需要额外消耗26.4%的功率,相比于奇校验方案需要额外消耗16.3%的功率。基于奇偶校验的重传机制相比于只采用奇偶校验但无重传约需额外35%的零负载端到端时延开销,采用群计数方法重传机制的零负载端到端时延比只采用群计数方法但无重传约多出39%。本文所提出的可靠性提升技术在当前片上集成中切实可行,可以有效提升片上多核光通信网络系统数据通信的可靠性。在数字光通信领域和大规模片上光互连网络中具有潜在的应用价值,为芯片上可靠性光通信系统的实现提供了理论基础和技术储备。
二、0.8μm LDD CMOS Reliability Experiments and Analysis（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、0.8μm LDD CMOS Reliability Experiments and Analysis（论文提纲范文）
（1）硅通孔（TSV）热应力分析及优化（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景与意义 |
| 1.2 三维集成与TSV技术研究现状 |
| 1.2.1 三维集成技术 |
| 1.2.2 TSV技术及其制造 |
| 1.2.3 TSV可靠性问题 |
| 1.3 减小TSV热应力研究现状 |
| 1.3.1 工艺与设计减小应力 |
| 1.3.2 圆柱型TSV应力减小结构 |
| 1.3.3 新型TSV结构减小应力 |
| 1.4 本文研究内容及结构 |
| 2 TSV热应力理论及研究方法 |
| 2.1 TSV热力学理论 |
| 2.1.1 热力学理论 |
| 2.1.2 TSV诱发应力及其对迁移率的影响 |
| 2.1.3 TSV机械可靠性评判准则 |
| 2.2 TSV应力研究方法 |
| 2.2.1 有限单元法 |
| 2.2.2 有限单元法分析流程 |
| 2.3 本章小结 |
| 3 C-TSV建模仿真及热应力影响因素 |
| 3.1 C-TSV的建模与热应力分析 |
| 3.1.1 建立C-TSV模型 |
| 3.1.2 C-TSV热应力仿真结果分析 |
| 3.1.3 C-TSV阻止区(KOZ)的计算 |
| 3.2 C-TSV热应力影响因素 |
| 3.2.1 介质层对热应力的影响 |
| 3.2.2 退火温度及铜塑性对热应力的影响 |
| 3.2.3 各向同性硅与各向异性硅的影响 |
| 3.3 双层单根C-TSV建模与仿真 |
| 3.3.1 建立双层单根C-TSV模型 |
| 3.3.2 双层单根C-TSV热应力仿真结果分析 |
| 3.3.3 微凸点对C-TSV应力的影响 |
| 3.4 本章小结 |
| 4 C-TSV热应力减小结构研究 |
| 4.1 环形STI(A-STI)减小TSV应力 |
| 4.1.1 带有A-STI结构的C-TSV建模与仿真 |
| 4.1.2 热应力仿真结果分析 |
| 4.2 沟槽结构减小TSV热应力 |
| 4.2.1 有圆形沟槽结构的C-TSV建模与仿真 |
| 4.2.2 有方形沟槽结构的C-TSV建模与仿真 |
| 4.2.3 沟槽深度收益最大化模型 |
| 4.2.4 圆形沟槽对双层单根C-TSV应力的影响 |
| 4.3 A-TSV建模及热应力分析 |
| 4.3.1 A-TSV建模与仿真 |
| 4.3.2 介质层对A-TSV热应力的影响 |
| 4.4 本章小结 |
| 5 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间研究成果 |
（4）集成电路瞬态剂量率效应用闩锁和翻转研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 引言 |
| 1.2 辐射环境和辐射效应 |
| 1.2.1 空间辐射环境和辐射效应 |
| 1.2.2 核辐射环境及其损伤模式 |
| 1.2.3 小结 |
| 1.3 国内外研究现状 |
| 1.3.1 国内外相关研究 |
| 1.3.2 国内外研究的趋势和不足 |
| 1.4 本文的研究意义 |
| 1.5 本文的内容安排 |
| 第2章 实验装置和仿真工具 |
| 2.1 加速器模拟装置-西北核技术研究所 |
| 2.2 脉冲激光模拟瞬态剂量率效应辐照装置 |
| 2.3 计算机数值模拟工具 |
| 2.3.1 器件级仿真方法 |
| 2.3.2 电路级仿真方法 |
| 2.4 小结 |
| 第3章 单管器件瞬态光电流研究和激光模拟等效性研究 |
| 3.1 65nm MOS管的瞬态光电流研究 |
| 3.1.1 65nm MOS管仿真建模 |
| 3.1.2 65nm MOS管瞬态光电流收集机制研究 |
| 3.1.3 65nm MOS管瞬态光电流影响因素研究 |
| 3.2 二极管的瞬态光电流研究 |
| 3.2.1 实验对象和方法 |
| 3.2.2 实验结果与分析 |
| 3.3 激光模拟等效性研究 |
| 3.3.1 器件瞬态剂量率效应激光模拟原理 |
| 3.3.2 γ射线的瞬态剂量率效应脉冲激光等效模拟模型 |
| 3.3.3 模型主要参数的测量方法 |
| 3.3.4 等效模型的实验验证 |
| 3.4 小结 |
| 第4章 集成电路瞬态剂量率效应翻转机制研究 |
| 4.1 SRAM翻转阈值研究 |
| 4.1.1 实验对象和实验方案 |
| 4.1.2 实验结果和规律分析 |
| 4.2 SRAM翻转规律研究 |
| 4.2.1 实验对象和实验方案 |
| 4.2.2 实验结果和规律分析 |
| 4.3 SRAM翻转机制研究 |
| 4.3.1 翻转机制分析 |
| 4.3.2 SRAM6 管单元TCAD仿真建模 |
| 4.3.3 SRAM6 管单元TCAD仿真结果与分析 |
| 4.4 实验结果分析 |
| 4.5 小结 |
| 第5章 集成电路瞬态剂量率效应闩锁机制研究 |
| 5.1 集成电路瞬态剂量率效应闩锁阈值研究 |
| 5.1.1 实验对象和实验方案 |
| 5.1.2 实验结果与分析 |
| 5.2 瞬态剂量率效应闩锁电流实验研究 |
| 5.3 瞬态剂量率效应闩锁电流窗口现象的机制分析 |
| 5.4 闩锁机制电路仿真研究 |
| 5.4.1 闩锁机制研究 |
| 5.4.2 多路径闩锁机制研究 |
| 5.5 小结 |
| 第6章 集成电路瞬态剂量率效应加固研究 |
| 6.1 器件瞬态剂量率效应阱结构加固研究 |
| 6.1.1 CMOS反相器TCAD仿真建模 |
| 6.1.2 阱结构对CMOS反相器瞬态剂量率效应的影响规律 |
| 6.1.3 阱结构对CMOS反相器瞬态剂量率效应的机制研究 |
| 6.2 阱结构对瞬态剂量率效应加固效果验证 |
| 6.2.1 实验对象和实验方案 |
| 6.2.2 实验结果与分析 |
| 6.3 小结 |
| 第7章 总结和展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（5）新型FinFET器件和3D堆叠器件的单粒子效应研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 引言 |
| 1.1 辐射环境 |
| 1.1.1 空间辐射环境 |
| 1.1.2 大气辐射环境 |
| 1.2 单粒子效应分类 |
| 1.2.1 单粒子翻转 |
| 1.2.2 单粒子瞬态 |
| 1.2.3 单粒子闩锁 |
| 1.2.4 单粒子功能中断 |
| 1.2.5 单粒子烧毁 |
| 1.2.6 单粒子栅穿 |
| 1.3 单粒子效应机理 |
| 1.3.1 电荷产生与电荷沉积 |
| 1.3.2 电荷收集 |
| 1.3.3 电路响应 |
| 1.4 半导体器件的发展 |
| 1.4.1 FinFET器件的发展 |
| 1.4.2 3D堆叠器件的发展 |
| 1.5 国内外相关研究现状 |
| 1.5.1 新型体硅FinFET纳米器件的单粒子效应 |
| 1.5.2 3D堆叠器件的单粒子效应 |
| 1.6 本文的研究内容 |
| 第2章 单粒子效应的研究方法 |
| 2.1 搭载实验 |
| 2.1.1 空间搭载 |
| 2.1.2 飞机或热气球搭载与野外实验站 |
| 2.2 地面高能粒子模拟实验 |
| 2.2.1 重离子加速器 |
| 2.2.2 质子加速器 |
| 2.2.3 地面中子源 |
| 2.2.4 激光脉冲实验 |
| 2.3 单粒子效应计算机模拟仿真技术方法 |
| 2.3.1 粒子输运模拟 |
| 2.3.2 器件级TCAD数值仿真 |
| 2.3.3 电路级SPICE仿真 |
| 2.4 本章小结 |
| 第3章 FinFET SRAM器件的重离子单粒子效应 |
| 3.1 实验装置 |
| 3.1.1 兰州重离子加速器 |
| 3.1.2 中国原子能科学研究院的HI-13 加速器 |
| 3.2 待测器件及其测试系统 |
| 3.3 实验条件 |
| 3.4 实验结果 |
| 3.5 FinFET SRAM器件MBU特性分析 |
| 3.6 重离子倾角入射FinFET SRAM器件的单粒子效应特性 |
| 3.6.1 倾角测试的实验条件 |
| 3.6.2 实验结果与讨论 |
| 3.7 本章小结 |
| 第4章 3D堆叠器件的中子单粒子效应模拟研究 |
| 4.1 构建器件模型 |
| 4.2 模拟结果 |
| 4.2.1 中子引起的3D堆叠器件的单粒子翻转截面对能量的依赖性 |
| 4.2.2 单层SRAM器件与3D堆叠SRAM的中子单粒子翻转截面比较 |
| 4.2.3 LET阈值和灵敏体积的厚度对单粒子翻转截面的影响 |
| 4.3 分析与讨论 |
| 4.3.1 电荷沉积分布 |
| 4.3.2 次级粒子分布 |
| 4.3.3 中子在3D堆叠器件引起的多位翻转 |
| 4.4 本章小结 |
| 第5章 器件封装对重离子单粒子效应的影响 |
| 5.1 高能重离子单粒子效应实验 |
| 5.1.1 实验器件和实验条件 |
| 5.1.2 实验结果 |
| 5.2 GEANT4 模拟封装对重离子单粒子效应的影响 |
| 5.2.1 模型介绍 |
| 5.2.2 模拟结果 |
| 5.3 分析与讨论 |
| 5.2.2 LET的影响 |
| 5.2.3 歧离的影响 |
| 5.2.4 次级粒子的影响 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 6.3 本论文工作的创新点 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（6）高功率半导体激光器低频噪声产生机理及表征特性研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 选题背景及研究的目的和意义 |
| 1.1.1 激光与高功率半导体激光器 |
| 1.1.2 低频噪声及其应用 |
| 1.2 国内外研究现状 |
| 1.2.1 半导体器件低频噪声研究现状 |
| 1.2.2 半导体激光器低频噪声研究现状 |
| 1.3 论文的主要内容 |
| 1.3.1 论文研究思路 |
| 1.3.2 论文结构安排 |
| 第2章 高功率半导体激光器的噪声理论基础 |
| 2.1 噪声的统计特性 |
| 2.2 白噪声 |
| 2.2.1 热噪声 |
| 2.2.2 散粒噪声 |
| 2.3 高功率半导体激光器中的低频噪声及其特性 |
| 2.3.1 1/f噪声 |
| 2.3.2 G-R噪声 |
| 2.4 高功率半导体激光器的电噪声特性 |
| 2.5 高功率半导体激光器的光噪声特性 |
| 2.6 高功率半导体激光器低频噪声测量系统 |
| 2.6.1 低频噪声测量方法概述 |
| 2.6.2 HP-LDs低频光、电噪声测量系统 |
| 2.7 本章小结 |
| 第3章 高功率半导体激光器噪声产生机理及特性研究 |
| 3.1 单异质结HP-LDs噪声等效电路模型 |
| 3.1.1 I-V特性 |
| 3.1.2 少数载流子的热涨落 |
| 3.1.3 产生-复合噪声 |
| 3.1.4 噪声等效电路模型建立 |
| 3.2 双异质结HP-LDs噪声等效电路模型 |
| 3.2.1 I-V特性 |
| 3.2.2 产生-复合噪声 |
| 3.2.3 噪声等效电路模型建立 |
| 3.3 双异质结高功率半导体激光器1/f噪声特性分析 |
| 3.3.1 双异质结HP-LDs1/f噪声模型建立 |
| 3.3.2 实验结果分析与1/f噪声特性分析 |
| 3.4 本章小结 |
| 第4章 小注入下HP-LDs1/f噪声模型及产生机理研究 |
| 4.1 小注入下HP-LDs1/f噪声模型构建 |
| 4.1.1 HP-LDs中载流子的统计分布 |
| 4.1.2 非辐射复合电流形成机理 |
| 4.1.3 1/f噪声模型 |
| 4.2 小注入下HP-LDs1/f噪声特性分析与讨论 |
| 4.2.1 980 nm In Ga As/Ga As HP-LDs外延层结构 |
| 4.2.2 1/f噪声特性分析及讨论 |
| 4.3 小注入下HP-LDs1/f噪声产生机理及应用 |
| 4.3.1 利用电致发光表示非辐射复合电流 |
| 4.3.2 小注入下经老化试验后的HP-LDs1/f噪声特性讨论 |
| 4.3.3 小注入下1/f噪声表征HP-LDs表面稳定性 |
| 4.4 本章小结 |
| 第5章 激光状态下HP-LDs结电压1/f涨落模型以及与光子数涨落的量子相关性研究 |
| 5.1 激光的半经典理论基础 |
| 5.2 激光状态下HP-LDs结电压1/f涨落模型构建 |
| 5.2.1 量子化朗之万(Langevin)方程 |
| 5.2.2 结电压1/f涨落模型 |
| 5.2.3 模型验证与讨论 |
| 5.3 光子数涨落与结电压1/f涨落之间的量子相关性研究 |
| 5.3.1 量子相关性理论推导 |
| 5.3.2 实验验证与讨论 |
| 5.4 本章小结 |
| 第6章 高功率半导体激光器低频噪声表征特性研究 |
| 6.1 基于低频光、电噪声相关性的808 nm HP-LDs可靠性表征方法研究 |
| 6.1.1 808 nm HP-LDs外延层结构 |
| 6.1.2 经出厂寿命测试的808 nm HP-LDs低频光、电噪声特性分析 |
| 6.1.3 性能退化的808 nm LDs低频光、电噪声相关性及可靠性分析 |
| 6.2 基于低频噪声与加速老化试验相结合的VCSEL预筛选方法研究 |
| 6.2.1 VCSEL器件低频噪声测量 |
| 6.2.2 VCSEL预筛选判据模型构建 |
| 6.2.3 预筛选结果讨论及方法优势分析 |
| 6.3 基于1/f噪声的HP-LDs辐射效应退化机理及辐射损伤表征研究 |
| 6.3.1 引入辐照缺陷的HP-LDs 1/f噪声模型构建 |
| 6.3.2 实验验证及结果讨论 |
| 6.4 本章小结 |
| 第7章 总结与展望 |
| 7.1 论文工作总结 |
| 7.2 论文创新点 |
| 7.3 研究展望 |
| 参考文献 |
| 攻读博士学位期间取得的成果 |
| 致谢 |
（7）HIAF同步定时系统原型设计及验证（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 引言 |
| 1.1 课题研究背景及意义 |
| 1.1.1 HIAF简介 |
| 1.1.2 论文课题的提出及其创新性 |
| 1.2 课题研究现状 |
| 1.2.1 上海光源定时系统 |
| 1.2.2 中微子实验时钟系统 |
| 1.2.3 LHASSO时钟系统 |
| 1.2.4 大型强子对撞机的定时系统 |
| 1.2.5 小结 |
| 1.3 论文研究内容与组织结构 |
| 第2章 时间同步方法和协议 |
| 2.1 时钟与时间 |
| 2.1.1 术语 |
| 2.1.2 时钟信号 |
| 2.1.3 时间戳数字表示 |
| 2.2 网络时间协议 |
| 2.3 卫星授时系统 |
| 2.4 精密时钟同步协议标准 |
| 2.4.1 IEEE1588 时钟模型 |
| 2.4.2 IEEE1588 同步链路模型 |
| 2.5 White Rabbit协议 |
| 2.5.1 White Rabbit协议原理 |
| 2.5.2 White Rabbit同步链路模型 |
| 2.5.3 White Rabbit链路参数标定 |
| 2.6 本章小结 |
| 第3章 HIAF同步定时系统原型设计 |
| 3.1 粒子加速器运行机理 |
| 3.2 HIAF同步定时系统需求分析 |
| 3.3 HIAF同步定时系统整体结构及原型设计 |
| 3.3.1 整体框架 |
| 3.3.2 时钟主结点设计 |
| 3.3.3 数据主结点功能设计 |
| 3.3.4 定时信息设计 |
| 3.3.5 同步定时网络设计 |
| 3.4 数据传输可靠性及流量计算 |
| 3.4.1 控制信息传输可靠性 |
| 3.4.2 同步定时网络数据流量计算 |
| 3.5 本章小结 |
| 第4章 终端节点原型设计 |
| 4.1 终端节点功能概述 |
| 4.2 终端节点硬件设计 |
| 4.2.1 对外接口设计 |
| 4.2.2 主控单元设计与关键器件选型 |
| 4.3 终端节点功能设计 |
| 4.3.1 同步与数据传输设计 |
| 4.3.2 数据处理单元设计 |
| 4.3.3 事件动作转换单元设计 |
| 4.3.4 延时单元及TDC设计 |
| 4.3.5 对外输出单元设计 |
| 4.4 本章小结 |
| 第5章 HIAF同步定时系统原型验证 |
| 5.1 概述 |
| 5.2 同步网络搭建及同步性校准 |
| 5.3 数据主节点功能验证 |
| 5.4 终端节点功能验证 |
| 5.5.1 同步性测试 |
| 5.5.2 事件动作转换测试 |
| 5.5.3 延时及TDC测试 |
| 5.5.4 输出模式测试 |
| 5.5 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 后续工作及展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（8）应用于光通信的激光驱动器和跨阻放大器设计（论文提纲范文）
| 摘要 |
| Abstract |
| List of Abbreviations |
| Chapter 1: Introduction |
| 1.1 Brief History |
| 1.2 Generic Optical Fiber Communication System |
| 1.3 Direct and External Modulated Transmitters |
| 1.4 Detection Techniques and Modulation Schemes |
| 1.4.1 Direct Detection |
| 1.4.2 Balanced Detection |
| 1.4.3 Coherent Detection |
| 1.5 Data Formats Utilized in Intensity Modulation |
| 1.6 RZ-OOK Transmitter |
| 1.7 Complete IM/DD OOK Transceiver |
| 1.8 Motivation and Contributions |
| 1.9 Thesis Organization |
| Chapter 2. Design Challenges and Literature Review |
| 2.1 Laser Diode Properties and Types |
| 2.1.1 Laser Diode Properties |
| 2.1.2 Laser Diode Types |
| 2.1.3 Gain Switching in Semiconductor Lasers |
| 2.2 Laser Driver Design Considerations and Challenges |
| 2.2.1 Laser Driver with Differential Signaling |
| 2.2.2 Trade-off between Speed and Output Current |
| 2.2.3 Output Impedance |
| 2.2.4 Broadband Techniques |
| 2.2.5 Driver and Laser Diode interface |
| 2.2.6 Equalization |
| 2.3 State-of-the-art High Current LDDs |
| 2.4 TIA Design Considerations and Challenges |
| 2.4.1 TIA Main Specifications |
| 2.4.2 Open loop and Feedback TIAs |
| 2.4.3 Transimpedance Limit |
| 2.4.4 Single-ended and Differential TIAs |
| 2.4.5 Offset Current and Automatic Gain Control Loops |
| 2.4.6 Noise Optimization |
| 2.5 State-of-the-art TIA Designs |
| 2.6 Summary |
| Chapter 3: Proposed LDDs Implemented in 0.15-μm E-mode pHEMTTechnology |
| 3.1 Technology Overview |
| 3.2 A 15 Gbps NRZ-OOK, 30 Gbps NRZ-PAM4, 120 mA LDD |
| 3.2.1 Architecture and Circuit Design |
| 3.2.1.1 Output Impedance Match |
| 3.2.1.2 Driver circuit Design |
| 3.2.2 Post-layout Simulations |
| 3.2.3 Experimental Results |
| 3.2.4 Summary |
| 3.3 A 2.5 Gbps RZ-OOK, 5 Gbps RZ-PAM4, 120 mA LDD |
| 3.3.1 System Architecture |
| 3.3.2 Circuit Design |
| 3.3.2.1 NRZ-to-RZ Conversion |
| 3.3.2.2 Driver Circuit Design |
| 3.3.3 Post-layout Simulation |
| 3.3.4 Experimental Results |
| 3.3.5 Summary |
| Chapter 4: Proposed LDDs Implemented in 0.13-μm SOI-CMOS Technology |
| 4.1 Technology Overview |
| 4.2 RZ-OOK, RZ-PAM4, 135 mA LDD with Tunable Output Duty Cycle |
| 4.2.1 System Architecture |
| 4.2.2 Circuit Design |
| 4.2.2.1 D-type Flip Flop (DFF) |
| 4.2.2.2 NRZ-to-RZ Conversion |
| 4.2.2.3 Driver Circuit Design |
| 4.2.2.4 Active Back Termination |
| 4.2.3 Post-layout Simulation |
| 4.2.4 Experimental Results |
| 4.2.5 Summary |
| 4.3 A 10 Gbps,150 mA NRZ-OOK LDD |
| 4.3.1 Driver Circuit Design |
| 4.3.1.1 Architecture |
| 4.3.1.2 Proposed LDD Circuit |
| 4.3.1.3 Tunable Negative Capacitance Circuit |
| 4.3.1.4 Active Back Termination |
| 4.3.2 Post-layout Simulations |
| 4.3.3 Summary |
| Chapter 5: Proposed 25 Gbps NRZ-OOK, 50 Gbps NRZ-PAM4 TIA |
| 5.1 Technology Overview |
| 5.2 Proposed TIA Block Diagram |
| 5.3 Circuit Design |
| 5.3.1 Inverter Based Transimpedance Stage |
| 5.3.2 Continuous-Time Linear Equalizer (CTLE) |
| 5.3.3 Variable Gain Amplifier (VGA) and Output Buffer |
| 5.3.4 Automatic Gain Control (AGC) Loops |
| 5.3.5 Automatic Offset Cancellation (AOC) Loop |
| 5.4 Post-layout Simulation Results |
| Chapter 6: Conclusion and Future Work |
| 6.1 Conclusion |
| 6.2 Future work |
| References |
| Acknowledgment |
| List of Publications |
（9）绝缘栅控高压低损耗功率器件模型与新结构研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 IGBT器件发展概述 |
| 1.2.1 降低IGBT导通损耗的典型技术 |
| 1.2.2 降低IGBT开启损耗的典型技术 |
| 1.2.3 降低IGBT关断损耗的典型技术 |
| 1.3 LDMOSFET器件发展概述 |
| 1.4 本论文的主要贡献与创新 |
| 1.5 本论文的结构安排 |
| 第二章 注入增强型薄膜SOI LIGBT新结构研究 |
| 2.1 注入增强技术原理 |
| 2.2 注入增强型薄膜SOI LIGBT新结构与机理 |
| 2.2.1 LIEGT漂移区导通压降模型 |
| 2.2.2 LIEGT的关断特性 |
| 2.3 参数优化与讨论 |
| 2.4 LIEGT的工艺设计 |
| 2.5 本章小结 |
| 第三章 具有低开启损耗的自钳位槽栅IGBT新结构研究 |
| 3.1 槽栅IGBT的硬开启瞬态特性 |
| 3.2 自钳位IGBT新结构与机理 |
| 3.3 自钳位IGBT结构的参数优化与讨论 |
| 3.4 dV_(KA)/dt特性研究 |
| 3.5 本章小结 |
| 第四章 具有低关断损耗的RC IGBT新结构研究 |
| 4.1 RC IGBT的 Snapback现象 |
| 4.2 具有复合电场截止层的RC IGBT新结构 |
| 4.2.1 新结构与工作机理 |
| 4.2.2 参数优化与结构讨论 |
| 4.3 具有断续电场截止层的RC IGBT新结构 |
| 4.3.1 新结构与工作机理 |
| 4.3.2 参数优化与结构讨论 |
| 4.4 两种RC IGBT结构的比较 |
| 4.5 本章小结 |
| 第五章 积累型低阻LDMOSFET的实验研制 |
| 5.1 器件结构与机理 |
| 5.1.1 导通机理 |
| 5.1.2 耐压机理 |
| 5.2 Acc LDMOSFET的工艺制备 |
| 5.3 实验结果与讨论 |
| 5.4 Acc LDMOSFET的性能优化 |
| 5.5 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读博士学位期间取得的成果 |
（10）针对片上光互连网络通信可靠性的研究与优化（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 片上光网络实现基础 |
| 1.2.2 片上光网络可靠性研究 |
| 1.2.3 光编码技术与光编码器 |
| 1.3 研究意义与主要研究内容 |
| 1.4 论文组织结构 |
| 第二章 片上光互连器件与关键基础理论 |
| 2.1 引言 |
| 2.2 片上光互连基本器件 |
| 2.2.1 激光器 |
| 2.2.2 耦合器 |
| 2.2.3 光波导 |
| 2.2.4 微环谐振器 |
| 2.2.5 滤波器与调制器 |
| 2.2.6 光电探测器 |
| 2.2.7 光器件数值仿真方法 |
| 2.2.8 光器件优化理论 |
| 2.3 光波分复用理论基础 |
| 2.4 非线性四波混频效应 |
| 2.5 本章小结 |
| 第三章 基于串扰特性的片上光互连网络通信可靠性分析与优化 |
| 3.1 引言 |
| 3.2 光器件级串扰特性的分析与优化 |
| 3.2.1 物理结构模型 |
| 3.2.2 功率分析模型 |
| 3.2.3 传输特性分析 |
| 3.3 光路由器级串扰特性的分析与优化 |
| 3.3.1 串扰特性分析模型 |
| 3.3.2 光路由器结构优化 |
| 3.3.3 光路由器性能分析 |
| 3.4 光网络级串扰特性分析与理论建模 |
| 3.4.1 片上光Mesh与Torus网络 |
| 3.4.2 交换机制与路由协议 |
| 3.4.3 串扰特性分析与建模 |
| 3.5 片上光互连网络性能仿真与分析 |
| 3.6 本章小结 |
| 第四章 片上光互连网络可靠性编码的研究与设计 |
| 4.1 引言 |
| 4.2 片上光群计数编码器的设计与实现 |
| 4.2.1 理论基础 |
| 4.2.2 设计实现 |
| 4.2.3 功能验证 |
| 4.3 片上光群计数编码器的性能分析与比较 |
| 4.3.1 检错效率 |
| 4.3.2 能耗分析 |
| 4.3.3 面积开销 |
| 4.4 本章小结 |
| 第五章 基于光编码技术的片上光互连网络通信可靠性分析与优化 |
| 5.1 引言 |
| 5.2 片上可靠性光通信系统设计与优化 |
| 5.2.1 片上可靠性光通信系统设计 |
| 5.2.2 检错重传机制 |
| 5.2.3 重传机制优化 |
| 5.3 仿真分析与性能评估 |
| 5.3.1 数值仿真分析 |
| 5.3.2 通信可靠性评估 |
| 5.3.3 检错能力评估 |
| 5.3.4 功耗分析与评估 |
| 5.3.5 时延开销评估 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文工作总结 |
| 6.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 攻读博士期间已发表的论文及专利 |
| 攻读博士期间参加的科研项目 |
四、0.8μm LDD CMOS Reliability Experiments and Analysis（论文参考文献）
- [1]硅通孔（TSV）热应力分析及优化[D]. 屈晓庆. 西安理工大学, 2021(01)
- [2]基于C-DEM的黏土高压K0固结离散元模拟研究[D]. 赵康. 中国矿业大学, 2021
- [3]基于MTJ/CMOS存储内逻辑结构的轻量级密码算法电路设计[D]. 闫涛. 哈尔滨工业大学, 2021
- [4]集成电路瞬态剂量率效应用闩锁和翻转研究[D]. 陈钱. 中国科学院大学(中国科学院国家空间科学中心), 2021(01)
- [5]新型FinFET器件和3D堆叠器件的单粒子效应研究[D]. 莫莉华. 中国科学院大学(中国科学院近代物理研究所), 2021(01)
- [6]高功率半导体激光器低频噪声产生机理及表征特性研究[D]. 曲畅. 长春理工大学, 2021(01)
- [7]HIAF同步定时系统原型设计及验证[D]. 葛良. 中国科学院大学(中国科学院近代物理研究所), 2021(01)
- [8]应用于光通信的激光驱动器和跨阻放大器设计[D]. Ahmed Wahba Abdalla Elsayed. 中国科学技术大学, 2021(09)
- [9]绝缘栅控高压低损耗功率器件模型与新结构研究[D]. 邓高强. 电子科技大学, 2021(01)
- [10]针对片上光互连网络通信可靠性的研究与优化[D]. 宋婷婷. 西南大学, 2021(01)