一、150快速热氮化SiO_2膜的击穿特性（论文文献综述）
王蝶[1]（2020）在《MOS器件堆栈栅结构设计、界面及电学性能优化》文中认为随着芯片的不断微型化,集成度不断提高,互补型金属氧化物半导体场效应晶体管（CMOSFET）器件已经发展到纳米级,其发展规律一直遵循着集成电路摩尔定律。传统的栅介质SiO2层厚度被不断降低到原子级,量子隧穿效应增强,导致漏电流呈指数增加,器件已不能正常工作。采用新型高介电常数（high-k）材料替代传统SiO2成为一种必然。High-k材料的引入可增加栅介质薄膜的物理厚度,同时在保证电路性能不断提升的前提下降低栅漏电流。众多的high-k材料中,以HfO2为代表的铪基高k栅电介质材料因其较高的介电常数、较宽的带隙、优良的界面和电学特性,近几十年来广受关注,特别是稀土元素掺杂的铪基栅介质（如HfLaOx,HfDyOx,HfGdOx,HfYbOx）更能弥补单一HfO2存在的一些缺陷,提高器件性能。然而铪基栅介质材料的引入导致载流子迁移率降低和低k界面层生成等问题,所以选用新型高迁移率半导体材料（如Ge和III-V族化合物）替代Si成为优化电路性能的又一必要手段。在综合了铪基高k栅介质与新型沟道材料的研究中,引入界面层结构能够抑制因栅介质和沟道层之间的晶格匹配问题导致的界面质量下降,从而进一步提升器件性能。本论文选用稀土元素Dy掺杂HfO2（HfDyOx）为high-k栅介质研究对象,研究了掺杂浓度及退火温度对器件界面和电学特性的影响;通过在Si衬底上原子层沉积（Atomic layered Position,ALD）界面层优化器件结构;通过构建新型堆栈栅介质探究其对Ge-MOS器件界面质量和电学性能的影响。具体的研究内容和结果如下:（1）系统研究了退火温度对溅射构筑的Dy2O3/Si MOS电容器的微结构、界面化学及电学性能的影响。结果表明:退火后的Dy2O3薄膜呈立方相晶体结构,并且随着退火温度的升高,薄膜的结晶度不断提高且薄膜致密度增强。退火温度为600℃的薄膜中Dy-O含量增加且硅酸盐含量最低器件界面质量最佳,而700℃退火的Dy2O3薄膜硅酸盐含量突增导致界面质量降低。电学分析测试发现600℃退火的MOS器件具有最小的等效氧化层厚度（EOT）、最大的k值和最小的漏电流密度等优化电学特性。所有的测试表明:合适的的退火温度即能促进薄膜中氧的自扩散又不至于增加界面间的相互扩散,从而能优化器件界面、增强器件性能。（2）系统研究了ALD HfO2,Al2O3不同钝化层对HfDyOx/Si MOS电容的界面化学和电学特性的影响。实验结果表明:相比ALD Al2O3,ALD HfO2钝化层更能有效抑制HfDyOx/Si界面间扩散,提高导带偏移值,降低漏电流。未经钝化层处理的器件C-V电容特性差,钝化层处理后的器件优化,表现出更小的平带电压和迟滞。漏流传导机制分析表明,低场下由肖特基发射主导,中高场则由P-F发射和F-N隧穿起作用。由于肖特基发射、P-F发射与环境温度有关,则低温下主要是F-N隧穿起作用。分析结果均表明HfO2钝化层能有效调控HfDyOx/Si界面,提高器件性能减低功耗,是促进Hf基栅介质投入生产和应用的有效方法。（3）系统探究了掺杂浓度和退火温度对TMA钝化的HfDyOx/Ge堆栈结构界面及电学性能的影响。实验结果表明:HfDyOx栅介质薄膜结晶度随Dy掺杂浓度的提高持续下降,随退火温度的升高不断上升。10 W的溅射功率,HfDyOx/Ge器件界面不稳定低价Ge氧化物含量最低;15 W的溅射功率,HfDyOx/Ge界面锗酸盐含量的显着增加且锗单质含量的减少;表明过高的掺杂浓度会促进HfDyOx/Ge界面间相互扩散和Ge的再扩散。退火分析表明:未退火处理的HfDyOx栅介质薄膜（10 W）具有最佳的电容特性和最小的漏流密度;高温虽在一定程度上增加了薄膜致密度,但同时也促进了界面间的氧扩散导致大量不稳定氧化物生成,从而降低了器件界面质量和电学性能。（4）基于ALD技术沉积了HfO2,Al2O3堆栈栅介质,探究了不同沉积次序对Ge-MOS界面质量及电学特性的影响。实验结果表明:相比于HfO2/Al2O3/Ge双层结构,三层结构的栅介质引入了大量氧空位和陷阱电荷导致界面及电学性能下降。HfO2/Al2O3/Ge堆栈结构器件性能最佳,主要是由于ALD Al2O3在Ge基底表面,沉积过程中发生Al替代Ge与O结合,消耗衬底本征氧化物;另一方面由于Al2O3高的热稳定性会阻碍Al2O3/Ge界面间的相互扩散,优化了界面,提高了器件性能。
何艳静[2]（2018）在《高性能4H-SiC功率VDMOSFET器件设计及关键工艺研究》文中认为碳化硅（SiC）作为第三代半导体材料的典型代表,相比前两代半导体材料,拥有优越的材料特性（击穿电场高、热导率高、电子饱和速度高,抗辐射能力强）,更适用于制作高温、高频、抗辐射的功率器件。近年,随着功率器件应用的发展,硅基器件因其自身材料的限制,在高电压,高转换效率和功率密度等方面已无法满足更高性能的要求,因此使得包括SiC在内的第三代半导体成为替代Si基的首选材料。SiC功率MOSFET作为一种重要的功率器件,由于简单的栅极驱动电路、高工作频率、高功率密度以及高转换效率等优点,目前正逐渐地应用在电力电子系统中。虽然近几年4H-SiC MOSFET国内外研究取得了瞩目的进展,但是在SiO2/SiC界面质量、栅电压稳定性、高可靠性终端结构设计、高可靠欧姆接触制备工艺和器件更高性能设计要求等方面,还存在着问题,制约着4H-SiC MOSFET性能进一步提高。本文针对以上提出的部分问题展开了以下四个方面的理论和实验研究,主要的研究内容及创新成果如下:1)高迁移率、高可靠性栅氧化层工艺的研究。设计了NO/O2/NO三明治式的氮退火工艺实验,采用此工艺进行了4H-SiC VDMOSFET流片实验。结果表明该工艺下生长的氧化层界面处导带附近的界面态降低到2×1012 eV-1cm-2,栅氧化层的击穿场强达到9.5 MV/cm,横向n-MOSFET器件的最大场效应迁移率达到36 cm2/Vs,该结果接近已报道的氮化退火工艺的峰值水平。对制作的P型电容和横向n-MOSFET器件进行NBTI特性测试,测试结果与文献中氮化退火工艺相比,器件NBTI特性有所改善,表明该工艺在器件制作上具有可行性。2)低温欧姆接触的研究。由于4H-SiC VDMOSFET器件结构的特殊性,高的欧姆接触退火温度会引起器件栅氧化层的退化。为此,开展了适用于SiC MOS器件且能够低退火温度下同时形成N和P型欧姆接触的工艺研究。基于SiC欧姆接触的形成机理以及在VDMOSFET器件制作过程的工艺实现方法,提出了Ni/Ti/Al/W的金属方案。在n型外延片上通过离子注入形成高掺杂区,使用Ni/Ti/Al/W（80/30/110/50 nm）金属组合在750℃的低温下,同时形成N、P型欧姆接触,其中N型欧姆接触比导通电阻为8×10-4Ω·cm2,P型欧姆接触比导通电阻为4.1×10-5Ω·cm2。该退火温度是已有文献报道的快速热退火工艺同时形成n型和p型欧姆接触的最低值,满足SiC MOS器件的制备要求。对Ni/Ti/Al/W形成欧姆接触的样品进行了SEM、XRD、AES以及TEM的测试及分析,发现W元素的引入是Ni/Ti/Al/W能在低温下形成欧姆接触的原因。3)低注入、低损伤、高可靠性P-well FLRs终端的研究。基于传统P+FLRs终端结构的工作原理及设计方法,提出并设计实现了适用于4H-SiC VDMOSFET器件的新型P-well FLRs终端结构,该结构采用P-well注入参数形成场限环,避免了高剂量P+注入对终端区的表面损伤。对P-well场限环终端结构中的关键参数P-well离子注入浓度进行了设计,并对1200 V非均匀P-well场限环结构进行了仿真,随后对使用该终端结构的器件进行流片实验。测试结果得到P-well和P+样品的近界面陷阱分别为8.24×1011 cm-2和3.39×1012 cm-2,这表明P-well FLRs样品可以在终端区获得较好的SiO2/SiC界面质量。并且采用P-well FLRs终端结构的器件击穿电压为1610 V,是理想平行平面结击穿电压的90%。最后对采用此终端结构的VDMOSFET器件进行了击穿电压变温测试,结果表明P-well FLRs结构在高温下依然满足击穿要求。4)高阈值4H-SiC功率VDMOSFET器件的研究。基于高阈值功率MOSFET应用需求及器件理论基础,优化了与导通电阻、阈值电压、击穿电压和结构电容相关的器件结构参数。结合前几章工艺优化的成果,通过优化P-well离子注入设计和降低元胞尺寸等方法,设计制作了一款阈值电压为4.1 V的高性能1200 V 40 A的4H-SiC功率VDMOSFET器件。测试得到栅电压20 V下,器件线性区电阻80 mΩ;漏源电压VDS为3.2 V时,器件正向电流可达到40 A;器件的阈值电压为4.1 V,击穿电压为1620 V,该参数器件为国内首款。最后,对1200 V 40 A VDMOSFET器件进行阈值电压可靠性测试,其中包括阈值电压温度应力测试、偏置电压应力测试,与国内外同类产品相比,发现器件的阈值电压始终大于3 V,表明高阈值电压4H-SiC VDMOSFET器件适合高温高频的电路应用。
王宏[3]（2018）在《基于WS2和GOQDs二维材料的电荷俘获型存储器特性研究》文中进行了进一步梳理全球电子信息科技迅速发展,小范围到生活中智能手表、手机、笔记本电脑、数码相机和GPS定位系统等,大到航空、航天、航海等各大领域,电子产品已然无处不在。与此同时,人们对体积小、方便携带、快捷的电子产品提出了更高的要求。为了满足使用者的需求,电子产品的心脏（具有体积小、高密度、高速度、高数据保持、低功耗和低成本的非挥发型存储器）成为学者们的研究方向。目前,存储器有两大热点研究:一是基于传统浮栅存储器结构改进的电荷俘获型存储器（Charge Trapping Memory,CTM）,二是打破传统结构全新的非挥发型存储器。特别是电荷俘获型存储器秉承了传统的浮栅存储器其外围电路、存储阵列和制备工艺,因而其因能和传统半导体CMOS工艺相兼容,同时具有低操作电压、低功耗和高抗疲劳等性能而受到广泛关注。电荷俘获型存储器具有良好的应用前景,相信在未来将成为存储器发展的一大趋势。电荷俘获型存储器由衬底、隧穿层、俘获层、阻挡层和电极层这五部分构成。其存储原理是通过俘获层独特材料具有的缺陷来实现分立式电荷存储。此类存储方式有效地提高了存储器件的抗疲劳特性,并且有利于隧穿层厚度的减薄。然而,经调查发现目前研究的CTM仍然存在高操作电压、低电荷俘获密度、短时间数据保持、高功耗、高成本和稳定性差等问题。本课题主要基于以上存储器件存在的问题,尝试应用新的器件结构和材料,重点对电荷俘获存储器进行了以下深入研究。本课题主要工作如下:二硫化钨（Tungsten disulfide,WS2）纳米片和氧化石墨烯量子点（Graphene Oxide Quantum Dots,GOQDs）两种二维材料具有横纵尺度小、边缘功能化、带隙可调、无毒、稳定和成本低等优点为微电子行业展现出一线生机。本课题一方面,通过X射线衍射（X-Ray Diffraction,XRD）光谱、X射线光电子能谱（X-ray Photoelectron Spectroscopy,XPS）、扫描电子显微镜（scanning electron microscope,SEM）和拉曼光谱（Raman Spectra）等分析手段分别将两种二维材料WS2和GOQDs进行微观特性表征。另一方面,将两种材料分别引入到不同结构的电荷俘获型存储单元器件中,进行电容-电压（Capacitor-Voltage,C-V）、数据保持（Date Retention）和漏电流等电学性能的测试及存储器存储原理分析。在本课题研究结果表明:一方面,以钯/镐铪氧/硫化钨/镐铪氧/硫化钨/二氧化硅/硅（Pd/ZHO/WS2/ZHO/WS2/SiO2/Si）结构,利用硫化钨薄纳米片作为电荷俘获叠层,制备电荷俘获型存储器。在±5V栅极扫描电压下,器件显示出2.26V的存储窗口和高达4.88×1012/cm2的俘获电荷密度。并且,存储器在1.20×104 s的测量时间后,高/低电容分别提高3.81%和3.11%。WS2薄片独特的边缘结构、原子点缺陷和窄带隙有利于CTM信息的存储。此外,所提出的存储器制造不仅与CMOS制造工艺兼容,而且也免去了高温退火工艺过程。总体而言,对于低电压、低成本和长时间的数据保存的电荷俘获型存储器应用具有值得期待的前景。另一方面,引入GOQDs的钯/二氧化硅/镐铪氧/氧化石墨烯量子点/二氧化硅/硅（Pd/SiO2/ZHO/GOQDs/SiO2/Si）结构存储器,与没有GOQDs的相同器件相比,存储窗口大小平均增加35.7%,并且在±5 V的栅极扫描电压下就可以实现1.67 V的存储窗口。在1.08×104 s后,高/低电容分别有1.2%和3.8%的衰减。以上优异特性表明,GOQDs可以提高CTM存储器的存储性能。主要原因在于氧化石墨烯量子点具有许多含氧官能团及带隙宽度可调,并且镐铪氧具有大量可俘获电荷的氧空位缺陷,因此器件可实现低漏电流,长时间数据保持和低工作电压。此氧化石墨烯量子点存储器的结构比较简单,工艺与CMOS制备兼容,避免了复杂的过程因素的引入。二维材料的引入大大提高了电荷俘获型存储器的性能,使二维材料CTM成为当前一个发展趋势。以上两种不同结构和不同材料的存储器,希望在后续研究中有一定的参考价值。相信其凭借优异性能将在未来的电子存储市场中占据一定的优势。
杨景晨[4]（2018）在《高κ栅介质Ge基MOS器件界面特性研究》文中认为随着CMOS特征尺寸不断减小,已经接近物理极限,传统Si基CMOS器件开始出现诸如漏致势垒降低效应、漏源穿通效应、短沟道效应、迁移率降低、亚阈值漏电等一系列制约器件性能提高的问题,使Moore定律的发展受到了严重技术瓶颈。为延续CMOS技术所带来的低成本和高性能的优势,具有较高迁移率,且与硅工艺兼容性好的Ge材料和HfO2高栅介质逐渐成为下一代高性能集成电路的研究热点之一。然而,不似SiO2与高κ栅介质直接接触那样理想,Ge材料与高κ栅介质直接接触接触出现了诸多的问题。究其原因,主要是因为Ge的自然氧化物GeOx存在热稳定差,易水解,与高κ栅介质HfO2接触后造成界面态质量变差等一系列问题。基于以上背景,本文主要围绕在高κ栅介质HfO2与Ge衬底之间插入钝化层展开相关研究和探索。具体包括:对Si钝化Ge基pMOSFET器件工艺制备以及电学特性分析;对O3钝化Ge MOS电容和pMOSFET器件制备以及相关电学特性分析等一系列基础研究。上述研究内容的主要工作和创新点包括:首先,针对Ge的自然氧化物GeOx存在热稳定差,易水解,与高κ栅介质HfO2接触后造成界面态质量变差的问题,本文提出了Si钝化Ge pMOSFET器件的制备方式。这种方式的主要目的在于,将成熟的Si基CMOS的高κ栅介质工艺引入到Ge器件中,借助优良的HfO2与Si接触界面,在Ge上形成SiO2/Si/Ge体系,以实现高性能Ge MOSFET器件。基于此,本文利用Suptter技术来探究不同厚度的Si钝化层对Ge材料界面的影响。同时为了使得使器件特性进一步提升,本文还对不同晶向的Ge衬底Si钝化进行了研究。实验结果表明:50s钝化时间下,器件能取得相对更好的性能。该条件下最高空穴有效迁移率为278.6cm2/V·s,相比于Si空穴有效迁移率提升了两倍。同时,Ge（100）晶向相比于Ge（111）晶向最大开态电流提高近21%;Ge（100）晶向相比与Ge（110）晶向空穴有效迁移率提升近32.7%。其次,由于HfO2与Ge的不完全氧化GeOx接触产生的Hf-Ge键是导致Ge界面态浓度高的根本原因。因此,本文还提出了一种基于Al2O3作为氧化阻挡层的PEALD生长的O3后氧化技术,以尽可能消除锗钝化层中的不稳定氧化物GeOx。该方法的优点在于,利用Al2O3作为氧化阻挡层,能够在有效的控制O3钝化层厚度的同时,借助O3的强氧化性实现低温长时间Ge界面处理,从而避免过高温度导致GeOx发生热分解等问题。并且,实验选取不同Al2O3阻挡层厚度作为对比条件,制备出含有GeO2钝化层的Ge MOS电容。通过C-V及XPS等方法分析制备的MOS电容,表明20min的O3钝化条件下,10个至15个周期生长Al2O3阻挡层能展现出更好的钝化效果。最后,在获得了高质量界面特性的基础上,利用MOS电容最优两个钝化条件,对O3钝化pMOSFET器件进行电学探究。通过制备的pMOSFET器件结果表明,15个周期生长的Al2O3阻挡层条件下,空穴有效迁移率的最大值为252.7cm2/V·s,相比于Si有效空穴迁移率提高107%。同时该条件下,取得最大开态电流为28.5μA/μm,最小关态电为2.9×10-3μA/μm,电流开关比能够达到104。上述研究成果,对实现高迁移率Ge基MOSFET器件具有一定的指导意义。
许留洋[5]（2016）在《高功率半导体激光器腔面钝化及器件特性研究》文中研究说明随着技术的不断进步,高功率半导体激光器材料、工艺、封装水平得到快速提高,已逐步进入激光泵浦、材料处理/加工、医疗及国防应用领域。对半导体激光器应用领域的不断扩展,特别是高功率光纤激光器泵浦、激光切割、3D成型方面的应用,也使得研究人员更加关注高功率、高亮度的半导体激光器芯片技术的发展。对于激光器的高功率的输出,其腔面的工作稳定性已经成为关键性技术因素。高工作电流下,由于激光器内部的非辐射复合,特别是腔面光吸收造成的温度快速升高,引起器件性能出现退化,最终因导致器件腔面烧毁而失效,这些现象通常不可逆转。因此,在制备激光器过程中,需要采取措施进行腔面处理提高器件的腔面工作稳定性。研究发现,半导体激光器腔面的表面态是诱使器件退化的主要原因,适当的腔面钝化处理能够明显降低表面态浓度,起到提高器件性能的效果。本文从腔面COD（catastrophic optical damage）这一问题入手,在系统分析COD产生机理的基础上,分别研究了湿法S、N钝化以及S、N、Ar等离子体对GaAs样品表面的钝化行为。并将N等离子体钝化、S-Ar混合等离子体钝化,S-N混合等离子体钝化分别应用于980nm InGaAs应变QW半导体激光器腔面处理工艺,明显改善了半导体激光器的输出功率和工作稳定性。本论文主要研究内容分为以下方面:1.理论介绍了量子阱激光器的基本输出特性,分析了严重影响器件输出特性的COD发生的机理,以及对半导体激光器稳定性带来的影响,并对造成半导体激光器COD的主要根源—表面态进行了深入分析,并对等离子体技术基础知识,以及等离子体技术在半导体激光器腔面钝化方面的应用进行了介绍。通过半导体激光器腔面膜理论,对前、后腔面膜进行了设计与优化,为获得高功率、高稳定性半导体激光器提供了理论基础。2.开展了GaAs表面湿法S钝化以及湿法N钝化的工艺研究。通过GaAs的湿法S钝化工艺研究,发现湿法S钝化存在严重的表面刻蚀及污染现象,同时钝化效果稳定性较差。主要采用肼溶液进行了湿法N钝化工艺研究,通过对钝化条件的优化,实现了具有良好钝化效果的GaAs表面N钝化工艺,表面光洁、平整,形貌明显优于湿法S钝化。3.开展了GaAs表面等离子体钝化工艺实验研究。分别采用N等离子、S-Ar混合等离子体、S-N混合等离子体对GaAs样品进行钝化处理,实现了不同的GaAs表面钝化效果,并分析了其PL（Photoluminescence）变化的物理机制。通过优化钝化工艺,以及进行样品后续退火实现了对GaAs样品表面离子轰击引起损伤的修复,最终得到性能稳定、PL特性良好的GaAs表面。对等离子体处理样品与湿法钝化处理样品进行了形貌比较分析,表明等离子体处理样品表面光洁、平整,比较适合于激光器芯片的腔面处理工艺。4.开展了980nm InGaAs应变QW半导体激光器的制备工艺与腔面处理工艺研究。分别采用不同的钝化方法对解理后的激光器芯片腔面进行钝化处理,并进行了前腔面AlN增透膜、后腔面三对Si/SiO2高反膜的磁控溅射工艺制备。溅射制备的AlN薄膜折射率约为2.1,通过不同厚度的AlN单层膜制备即可满足GaAs基半导体激光器前腔面反射率需要,Si/SiO2高反膜的反射率为96.7%。经不同钝化方法处理后,激光器芯片的COD阈值功率明显提高,其中S、N混合等离子体处理对980nm半导体激光器的COD阈值功率具有更好的改善作用,得到约一倍的提高效果。
李博[6]（2014）在《JTE终端碳化硅肖特基势垒二极管的设计与实验》文中认为4H-SiC材料具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高的优越物理化学特性,适合制作高压、大功率、抗辐照、耐高温的半导体功率器件。4H-SiC肖特基势垒二极管（SBD）具有导通电阻低、开关特性好等优势,在电力电子领域得到了广泛的应用。高效的终端结构、合理的工艺流程是实现高电压等级SiC SBD的关键因素。在众多的终端结构中,结终端扩展（JTE）以其终端效率高、占用面积小、工艺上易于实现等优势成为制作高压功率器件的首选。实验流片了1700V等级4H-SiC材料制备的SBD,终端结构分别采用场板（FP）终端、结终端扩展（JTE）以及两者结合的复合终端,测试了各终端下器件的正反向特性,评估了所制作器件的性能;通过统计分析验证了FP+JTE复合终端比单独JTE终端在工艺稳定度上的优越性;同时也设计了验证JTE终端长度对击穿电压影响的对比实验,验证了JTE长度的饱和规律。首先,在理论仿真部分,基于1700V等级SBD外延参数的设计,使用Sentaurus软件仿真研究了采用FP终端、JTE终端及FP+JTE复合终端SBD的反向击穿特性;接着,从实际流片的角度出发,结合Trim软件仿真设计了两次离子注入实现JTE终端的所需的离子注入能量和剂量;然后设计了完整的工艺流程,绘制了版图,在版图中分别设计了无终端、FP终端、JTE终端、FP+JTE复合终端的器件以及测试CV的器件图形,同时为了验证JTE终端长度的影响,对于JTE终端设计了长度为20μm,40μm,60μm,80μm,100μm的五组实验;接着进行了完整的流片,流片过程中对关键工艺进行了监控并记录工艺参数;最后,测试了所制作器件的正反向特性,根据测试的正向IV特性提取了器件的开启电压、理想因子、势垒高度、比导通电阻等参数;根据测试的反向IV特性评估了器件的反向性能;根据JTE终端及复合终端在不同电压区间的统计分布结果评估了不同终端的总体器件性能以及工艺稳定性。测试结果显示所制作器件反向击穿特性偏离了预期值,根据离子注入后SIMS测试结果提取实际的注入能量和剂量,重新仿真了器件的反向特性,分析得出器件反向特性偏离预期值的最可能原因是离子注入能量和剂量的偏差,同时也不排除激活退火效果未达预期以及界面电荷对器件性能的影响。尽管如此,在JTE长度对击穿电压的影响方面,仿真结果与实验测试结果具有一致性,JTE长度具有饱和性的规律得到了实验验证。总体来看,本次实验流片验证了所设计JTE终端的有效性和JTE长度的饱和性规律,并验证了复合终端比单纯JTE终端在实际工艺稳定性方面的优势,同时,在各个工艺步骤上积累了工艺经验,能为下一次流片提供有价值的参考。
张丰[7]（2014）在《高温SiC气敏传感器研究》文中研究表明当前，随着尖端科技的不断发展和人们环保意识的逐渐增强，对火箭燃烧产物、汽车尾气和工业废气等一系列高温有害气体的监测要求越来越高。故作为气体探测的终端，气敏传感器的存在是必不可少的。碳化硅（SiC）以其优良的物理化学特性和电学特性成为制造高温、高频、大功率半导体器件的一种最具有优势的半导体材料。SiC基气敏传感器主要有三种结构形式：MOS电容型、SBD型和MOSFET型。文章主要针对后两种结构进行研究。本文首先分析了SiC气敏传感器的响应机理，详细研究了催化金属表面氢吸附-解吸理论和SBD热电子发射理论。考虑理想因子的变化和势垒高度的调制，建立了SBD传感器的物理模型，确定了SBD器件中界面层的可取厚度：2-5nm。探讨了SBD传感器的制备技术方案，重点分析了关键绝缘层的重要作用和制备方法，设计确定了器件的整体结构，提出了一套详细的样品制备流程，并对样品的响应特性做出合理的预测。最后，文章对MOSFET器件中衬底偏置对气体响应的影响做了简要分析，完成了MOSFET传感器实验流程设计，并绘制了版图，同时指出了制备过程中各工艺步骤和参数选取的注意事项。
孙子茭[8]（2013）在《4H-SiC肖特基二极管的研究》文中研究表明碳化硅肖特基二极管具有击穿电压高、导通电阻低、开关速度快和耐高温等优点，在国民经济和军事等很多领域有着广泛的应用前景，电力电子领域是其最具代表性的工程应用领域之一。目前在高压碳化硅肖特基二极管的研究中仍存在许多问题，例如结终端结构的优化设计问题，氧化层的生长、欧姆接触以及肖特基接触等工艺问题。为解决上述问题，本文对三种结终端结构的碳化硅肖特基二极管进行了分析研究，并着重研究了工艺条件对器件反向击穿电压和正向I-V特性的影响。一、研究结终端技术对击穿电压的影响。首先研究场板结构的肖特基二极管，结果发现氧化层厚为0.4μm、场板长度超过8μm时，器件击穿电压最大；其次，研究了场限环带场板结构的碳化硅肖特基二极管，优化场限环掺杂浓度和场板长度，结果表明掺杂不同的场限环其达到最大击穿电压的场板长度也是不同的；最后，提出一种具有沟槽结构的肖特基二极管，通过优化槽宽、槽深等参数对击穿电压的影响，得出优化的器件结构的击穿电压和正向压降分别为953V和0.98V。二、研究表面处理对欧姆接触的影响、退火对碳化硅热氧化氧化层的影响和不同场氧化层对肖特基二极管特性的影响。首先研究表面预处理和退火对欧姆接触特性的影响。实验发现表面经过干氧氧化和BOE腐蚀处理的片子，欧姆特性较好。然后研究了氩气气氛中退火温度对碳化硅干氧氧化层质量的影响，实验发现600℃退火后，碳化硅热氧化的氧化层内缺陷最少，质量最好。最后研究干氧氧化加PECVD、湿氧氧化加PECVD和PECVD生长的场氧化层对肖特基二极管性能的影响，研究退火对场氧化层由干氧氧化加PECVD生长的肖特基二极管的性能的影响。实验发现湿氧氧化加PECVD作为场氧化层的肖特基二极管的电学性能最好，理想因子为1.114，反向饱和电流密度JS=1.2×10-10A/cm2，势垒高度为φs=1.020，反向击穿电压为345V。以干氧氧化加PECVD生长的介质层作为场氧化层的4H-SiC肖特基二极管在400℃下退火器件具有良好的性能，理想因子为1.447，肖特基势垒高度为1.029eV，反向击穿电压为220V。
邱志述[9]（2012）在《深PN结芯片的深沟槽腐蚀研究》文中研究表明目前用途广泛的中大功率交直流转换器件,均采用的是半导体硅整流器件,而在此类的整流器件中,从单向的0.5A到三相的200A整流,内部的整流芯片采用的均是玻璃钝化保护的深结扩散的深PN结芯片。本论文针对我司1200V左右的玻璃钝化保护芯片需求，对玻璃钝化保护芯片制作工艺中的腐蚀工序，针对腐蚀机理进行了分析研究，分析出沟槽腐蚀后的造型会影响到芯片的反向电压，同时会影响到玻璃披覆厚度等主要原因。而腐蚀后的沟槽造型除与光刻胶附着、光刻版设计不同有关外，还与不同组分和配方的腐蚀液、以及腐蚀液的温度、流速、振荡等参数具有密切关系。针对本公司采用P+面腐蚀开沟的玻璃钝化保护制作工艺，研制出“鸟嘴”状的具有正角/负角缓变结构的深沟槽造型，用以缓解表面电场。但是这种兼容结构形成了过腐蚀的沟槽造型，称为“鸟嘴”。通常该位置，因其较为尖锐，玻璃钝化时玻璃厚度较薄，不容易达到较好的保护，容易放电且芯片强度降低易受应力破坏。通过对该位置形成的分析，研究不同腐蚀配方和温度对其造型的影响规律，探索出一种适合即具有正角/负角缓变结构，没有尖锐到影响芯片电性能和可靠性的造型，去除腐蚀配方和腐蚀工艺，彻底解决了P+开沟，达到满足较高电压，较低破片率的，具有正角/负角缓变结构的深PN结芯片的深沟槽腐蚀。既保证了半导体封装质量，又降低了生产成本，从而提高了乐山无线电公司的产品竞争力。
陈晖[10]（2012）在《氮化硅和碳化硅及其复合双层减反射膜研究》文中指出太阳电池的转换效率的提高一直是太阳能光伏行业研究的热点，在太阳电池表面形成减反射膜是提高其转换效率的有效途径之一。目前太阳电池减反射膜在实际应用中主要采用等离子体化学气相沉积法制备的SiNx减反射膜，但生产过程中由于使用硅烷气体而存在安全隐患，采用磁控溅射法能避免上述问题的出现并在低温环境下制备得到非晶的SiNx薄膜；另外，由于双层减反射膜的减反效果明显优于单层减反射膜，且SiC薄膜在太阳电池窗口层中已有广泛应用，具有良好的光学、力学性能、抗辐射性能和钝化能力，将它们用作双层减反射膜材料并研究其组织结构、形貌特征、力学和光学性能对提高太阳电池的使用寿命具有重要意义。本文以石英玻璃和不锈钢作为基底材料，采用射频磁控溅射SiC、SiNx陶瓷靶的方法，通过改变溅射时间，溅射功率，工作压强等沉积条件，制备了一系列的SiC、SiNx薄膜，并采用TCFCAL光学薄膜设计软件设计得到的SiC/SiNx双层减反射膜，采用划痕仪，紫外-可见光分光光度计，X射线衍射仪（XRD），原子力显微镜（AFM），椭圆偏振仪等设备对薄膜的组织结构和力学、光学性能进行了研究。主要结论如下：（1）SiNx薄膜试样中一定含有Si-N2-Si2键合结构，而SiC薄膜主要以Si-C键形式存在，可能含有Si-C-H键；SiNx、SiC薄膜和SiC/SiNx双层减反射膜都以非晶结构存在，都可能含有微晶结构，其中SiC薄膜在35.6o衍射角处存在一个微弱的（111）衍射峰，SiC/SiNx双层减反射膜在22°衍射角附近可能存在衍射峰，SiNx、SiC薄膜经过1000℃真空退火处理后非晶结构稳定，高温稳定性好；（2）在100W175W溅射功率范围内，SiNx、SiC薄膜晶粒呈柱状或颗粒状生长，均呈椭圆状；高温退火处理可明显改善SiNx、SiC薄膜的表面结构，能大大减小其表面均方根粗糙度Rrms并有助于细化晶粒，得到更加平滑均匀的致密性优良的薄膜，当溅射功率为125W时，SiNx薄膜晶粒细化效果尤为明显；在100W溅射功率下，不同氩气压强下的SiNx薄膜的都呈现出良好的膜层结构，颗粒尺寸均匀性好，膜层致密性良好，在1.0Pa溅射压强下可制备得到平滑致密的SiNx薄膜；在75W～175W的溅射功率范围内，SiC薄膜随着溅射功率的增大，颗粒度的总体变化呈现先增大后减小的趋势，但不同氩气压强条件下出现最大颗粒尺寸时的溅射功率大小有所不同；而SiC/SiNx薄膜随着溅射时间的增加其颗粒直径和粗糙度均变大；（3）SiNx、SiC薄膜的复合显微硬度随着溅射功率的增加而不断递增，膜基结合力也呈现增大的趋势，且当溅射功率为150W时它们的硬度变化明显；膜基结合力与复合显微硬度变化曲线规律性相似；（4）75W～175W溅射功率范围内的SiNx、SiC薄膜的生长速率随着溅射功率的增大而不断增大，但SiNx薄膜生长速率呈线性增长，由6.440nm·min-1提高到13.052nm·min-1；SiC薄膜的生长速率增幅在150W溅射功率时突然变缓；SiNx、SiC薄膜随着溅射功率的增加薄膜的折射率也逐渐变大，SiNx薄膜折射率变化范围维持在1.72～2.25；而SiC薄膜的折射率大小在1.71～2.95范围内变化，且在较低溅射功率下薄膜折射率变化不大；（5）SiNx减反射膜的透射率在100W溅射功率和2.0Pa氩气压强条件下表现更为优异，而SiC单层减反射膜在125W和3.0Pa的溅射工艺下透射率更好；SiNx薄膜在溅射功率为100W时具有高达85%的透射率，而SiC薄膜在125W溅射功率附近具有更加优异的透射性能，它们在氩气压强为2.0Pa时薄膜都具有更佳优异的透射性能，且经过退后处理后的薄膜透射率均有所下降，随着退火温度的升高透射率也随之下降；（6）理论设计得出SiC、SiNx的膜层厚度分别为76.4nm和106.8nm时的SiC/SiNx双层膜具有最佳减反效果。
二、150快速热氮化SiO_2膜的击穿特性（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、150快速热氮化SiO_2膜的击穿特性（论文提纲范文）
（1）MOS器件堆栈栅结构设计、界面及电学性能优化（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 集成电路面临的挑战 |
| 1.3 高k栅介质 |
| 1.3.1 等效氧化层厚度 |
| 1.3.2 高k栅介质材料的选择要求 |
| 1.3.3 Hf基高k栅介质 |
| 1.4 高迁移率衬底材料 |
| 1.5 论文的研究内容 |
| 第二章 实验原理及制备表征技术 |
| 2.1 薄膜制备 |
| 2.1.1 磁控溅射法 |
| 2.1.2 原子层沉积法 |
| 2.1.3 快速热退火技术 |
| 2.2 薄膜表征技术 |
| 2.2.1 椭圆偏振仪 |
| 2.2.2 紫外可见光谱仪 |
| 2.2.3 X射线衍射 |
| 2.2.4 X射线光电子能谱 |
| 2.2.5 半导体测试仪 |
| 2.2.6 电容-电压特性 |
| 2.2.7 电流-电压特性 |
| 第三章 退火温度对Dy_2O_3/Si电容器界面及电学特性的影响 |
| 3.1 样品的制备 |
| 3.1.1 基片清洗 |
| 3.1.2 薄膜制备 |
| 3.2 结果与讨论 |
| 3.2.1 Dy_2O_3 栅介质薄膜的微结构表征 |
| 3.2.2 Dy_2O_3 栅介质薄膜的光学特性分析 |
| 3.2.3 Dy_2O_3 栅介质薄膜界面分析 |
| 3.2.4 Dy_2O_3 栅介质薄膜能带结构分析 |
| 3.2.5 MOS器件电学特性分析 |
| 3.3 本章小结 |
| 第四章 HfO_2/Al_2O_3 界面层对Hf D_yO_x/Si叠层栅的界面和电学特性调控 |
| 4.1 样品的制备 |
| 4.1.1 基片清洗 |
| 4.1.2 薄膜制备 |
| 4.2 HfD_yO_x/Si界面分析 |
| 4.3 HfD_yO_x/Si叠层栅带偏分析 |
| 4.4 MOS结构的电学特性分析 |
| 4.4.1 C-V,I-V特性分析 |
| 4.4.2 室温漏流机制分析 |
| 4.4.3 低温漏流机制分析 |
| 4.5 本章小结 |
| 第五章 掺杂和热处理优化TMA钝化的HfD_yO_x/Ge堆栈结构界面和电学性能 |
| 5.1 样品的制备 |
| 5.1.1 基片清洗 |
| 5.1.2 薄膜制备 |
| 5.2 Hf D_yO_x薄膜的物性分析 |
| 5.2.1 HfD_yO_x薄膜的微结构分析 |
| 5.2.2 HfD_yO_x/Ge叠层栅界面分析 |
| 5.2.3 HfD_yO_x/Ge叠层栅的带偏分析 |
| 5.3 MOS器件电学特性分析 |
| 5.3.1 C-V,I-V特性分析 |
| 5.3.2 漏流机理分析 |
| 5.4 本章小结 |
| 第六章 堆栈栅结构对Ge-MOS器件界面及电学性能的影响 |
| 6.1 样品的制备 |
| 6.1.1 基片清洗 |
| 6.1.2 薄膜制备 |
| 6.2 结果与讨论 |
| 6.2.1 叠层栅界面化学分析 |
| 6.2.2 MOS器件电学特性分析 |
| 6.2.3 漏流机制分析 |
| 6.3 本章小结 |
| 总结与展望 |
| 论文总结 |
| 展望 |
| 参考文献 |
| 攻读硕士学位期间取得的学术成果 |
| 致谢 |
（2）高性能4H-SiC功率VDMOSFET器件设计及关键工艺研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 SiC功率器件研究背景 |
| 1.1.1 研究背景 |
| 1.1.2 SiC材料特性及发展现状 |
| 1.2 SiC功率MOSFET晶体管研究现状 |
| 1.2.1 SiC功率MOSFET研究意义 |
| 1.2.2 4H-SiC功率MOSFET国内外研究现状 |
| 1.2.3 存在的问题 |
| 1.3 本文主要工作 |
| 第二章 4H-SiC功率VDMOSFET器件物理及模型 |
| 2.1 4H-SiC功率VDMOSFET器件结构和工作机理 |
| 2.2 SiC功率VDMOSFET电学表征参数 |
| 2.2.1 导通电阻 |
| 2.2.2 阈值电压 |
| 2.2.3 击穿电压 |
| 2.2.4 结构电容 |
| 2.3 4H-SiC功率VDMOSFET物理模型及材料参数 |
| 2.3.1 MOSFET仿真中关键模型的介绍 |
| 2.3.2 模型验证 |
| 2.4 本章小结 |
| 第三章 4H-SiC VDMOSFET栅氧化层新型氮退火工艺的研究 |
| 3.1 氮退火工艺的原理 |
| 3.2 新型氮退火工艺的研究 |
| 3.2.1 实验设计 |
| 3.2.2 采用新型氮退火工艺器件测试及结果分析 |
| 3.3 采用新型氮退火工艺MOS电容阈值稳定性研究 |
| 3.3.1 电容的NBTI特性 |
| 3.3.2 横向n-MOSFET的NBTI特性 |
| 3.4 本章小结 |
| 第四章 低温欧姆接触的研究 |
| 4.1 4H-SiC VDMOSFET器件中的欧姆接触 |
| 4.1.1 欧姆接触的形成机制 |
| 4.1.2 欧姆接触工艺实现 |
| 4.2 4H-SiC VDMOSFET器件中传统欧姆接触工艺的研究 |
| 4.2.1 实验方法及流片工艺设计 |
| 4.2.2 流片实验结果及测试分析 |
| 4.3 低温欧姆接触的研究 |
| 4.3.1 Ni/Ti/Al/W欧姆接触实验方案的制定 |
| 4.3.2 测试结果及分析 |
| 4.4 本章小结 |
| 第五章 4H-SiC VDMOSFET新型P-well FLRs终端的研究 |
| 5.1 4H-SiC VDMOSFET器件FLRs终端结构的工作原理 |
| 5.1.1 4H-SiC VDMOSFET器件中FLRs终端结构的工作原理 |
| 5.1.2 场限环终端结构设计方法 |
| 5.2 新型P-well FLRs的研究 |
| 5.2.1 新型P-well FLRs的设计 |
| 5.2.2 新型P-well FLRs与传统P+ FLRs的仿真对比 |
| 5.3 采用P-well FLRs终端结构的VDMOSFET器件的研制 |
| 5.3.1 工艺流程 |
| 5.3.2 流片结果测试 |
| 5.3.3 新型P-well FLRs终端的高温研究 |
| 5.4 本章小结 |
| 第六章 1200V 40A高阈值 4H-SiC功率VDMOSFET器件设计与研究 |
| 6.1 1200V 40A高阈值VDMOSFET器件关键电学参数的设计 |
| 6.1.1 器件外延参数的设计 |
| 6.1.2 高阈值电压的工艺参数设计 |
| 6.1.3 低导通电阻器件结构参数设计 |
| 6.2 1200V 40A高阈值VDMOSFET器件的研制 |
| 6.2.1 器件的版图设计 |
| 6.2.2 器件工艺流程制备 |
| 6.2.3 器件测试结果及分析 |
| 6.3 1200V 40A高阈值 4H-SiC VDMOSFET器件阈值电压稳定性的研究 |
| 6.3.1 阈值电压温度应力测试的研究 |
| 6.3.2 阈值电压偏置时间应力的研究 |
| 6.4 本章小结 |
| 第七章 结束语 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（3）基于WS2和GOQDs二维材料的电荷俘获型存储器特性研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 半导体存储器研究背景及意义 |
| 1.2 半导体存储器分类 |
| 1.3 新兴非易失型存储器 |
| 1.3.1 相变存储器 |
| 1.3.2 铁电存储器 |
| 1.3.3 阻变存储器 |
| 1.3.4 磁性随机存储器 |
| 1.3.5 电荷俘获型存储器 |
| 1.4 电荷俘获型存储器研究现状 |
| 第二章 电荷俘获型存储器概述 |
| 2.1 电荷俘获型存储器结构 |
| 2.2 电荷俘获型存储器存储机制 |
| 2.3 实验设备及原理 |
| 2.3.1 器件制备 |
| 2.3.1.1 高真空多靶位磁控溅射系统 |
| 2.3.1.2 快速热退火系统 |
| 2.3.2 器件表征介绍 |
| 2.3.2.1 X射线衍射谱(XRD) |
| 2.3.2.2 X射线光电子能谱(XPS) |
| 2.3.2.3 扫描电子显微镜(SEM) |
| 2.3.2.4 拉曼光谱(Raman) |
| 2.3.3 器件性能测试 |
| 2.3.3.1 Keithely4200-SCS半导体测试系统 |
| 第三章 基于二维WS_2材料的电荷俘获型存储器 |
| 3.1 二维WS_2材料器件背景的介绍 |
| 3.2 WS_2器件制备过程 |
| 3.3 WS_2材料表征 |
| 3.4 WS_2器件电学特性测试 |
| 3.5 WS_2器件存储原理 |
| 3.6 总结和展望 |
| 第四章 二维GOQDs材料在CTM中的应用 |
| 4.1 GOQDs材料表征 |
| 4.2 GOQDs对Pd/SiO_2/ZHO/SiO_2/Si结构器件影响 |
| 4.2.1 GOQDs器件的制备过程 |
| 4.2.2 GOQDs器件电学特性及存储原理 |
| 4.2.2.1 GOQDs对器件电学特性调控 |
| 4.2.2.2 增厚ZHO层对GOQDs器件电学特性调控 |
| 4.3 GOQDs对Pd/ZHO/SiO_2/Si结构器件影响 |
| 4.3.1 器件的制备过程 |
| 4.3.2 器件电学特性测试 |
| 4.3.3 器件存储原理 |
| 4.4 总结和展望 |
| 第五章 结论 |
| 参考文献 |
| 致谢 |
| 攻读学位期间取得的科研成果 |
（4）高κ栅介质Ge基MOS器件界面特性研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.1.1 CMOS集成电路的发展 |
| 1.1.2 Ge材料研究意义 |
| 1.1.3 Ge基MOSFET器件面临的挑战 |
| 1.2 Ge界面钝化研究进展 |
| 1.2.1 N钝化方式 |
| 1.2.2 Si钝化方式 |
| 1.2.3 热氧化处理钝化 |
| 1.2.4 其他钝化方式 |
| 1.3 研究目的和研究内容 |
| 第二章 Ge基器件制备相关工艺分析 |
| 2.1 原子层淀积(ALD)技术 |
| 2.1.1 原子层淀积技术原理 |
| 2.1.2 影响ALD生长的因素 |
| 2.2 磁控溅射(Sputter)技术 |
| 2.2.1 磁控溅射Si钝化原理 |
| 2.2.2 磁控溅射影响因素及优势 |
| 2.3 材料表征相关技术 |
| 2.3.1 快速热退火技术(RTP) |
| 2.3.2 扫描电子显微镜(SEM)技术 |
| 2.3.3 原子力显微镜(AFM) |
| 2.4 本章小结 |
| 第三章 Si钝化Ge pMOSFET界面研究 |
| 3.1 引言 |
| 3.2 Si钝化样品制备工艺流程 |
| 3.3 Si钝化厚度对器件影响分析 |
| 3.3.1 不同Si钝化时间电学参数分析 |
| 3.3.2 分析结论 |
| 3.4 不同晶向Si钝化对器件影响分析 |
| 3.4.1 不同晶向钝化电学参数分析 |
| 3.4.2 分析结论 |
| 3.5 本章小结 |
| 第四章 O_3钝化Ge pMOSFET界面研究 |
| 4.1 引言 |
| 4.2 热氧化钝化MOS电容制备及性能分析 |
| 4.2.1 MOS结构电容制备工艺 |
| 4.2.2 O_3钝化电学特性分析 |
| 4.3 O_3钝化Ge pMOSFET制备工艺流程 |
| 4.4 O_3钝化pMOSFET电学性能分析 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 本章文工作总结 |
| 5.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（5）高功率半导体激光器腔面钝化及器件特性研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 半导体激光器的发展与应用 |
| 1.3 半导体激光器COD特性与研究现状 |
| 1.4 论文主要研究内容 |
| 第二章 大功率半导体激光器基础与钝化处理技术 |
| 2.1 引言 |
| 2.2 大功率半导体激光器基础 |
| 2.3 大功率半导体激光器COD及其腔面钝化技术 |
| 2.4 小结 |
| 第三章 GaAs表面的湿法钝化 |
| 3.1 引言 |
| 3.2 GaAs表面湿法去氧化层工艺 |
| 3.3 湿法硫钝化 |
| 3.4 湿法氮钝化 |
| 3.5 小结 |
| 第四章 GaAs表面的等离子钝化 |
| 4.1 引言 |
| 4.2 等离子体表面清洗 |
| 4.3 氮等离子体钝化 |
| 4.4 硫-氩混合等离子体钝化 |
| 4.5 硫-氮混合等离子体钝化 |
| 4.6 本章小结 |
| 第五章 钝化处理在 980nm半导体激光器工艺制备中的应用比较 |
| 5.1 引言 |
| 5.2 980nm半导体激光器的制备 |
| 5.3 980nm高功率半导体腔面膜的制备 |
| 5.4 半导体激光器的输出特性测试及分析 |
| 5.5 本章小结 |
| 结论 |
| 致谢 |
| 参考文献 |
| 攻读博士学位期间发表学术论文和申请专利情况 |
（6）JTE终端碳化硅肖特基势垒二极管的设计与实验（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略语对照表 |
| 符号对照表 |
| 第一章 绪论 |
| 1.1 SiC功率器件的研究意义 |
| 1.2 SiC二极管发展现状 |
| 1.3 结终端扩展(JTE)技术的发展现状 |
| 1.4 本文主要工作 |
| 第二章 4H-SiC SBD的器件物理 |
| 2.1 4H-SiC材料物理模型和参数 |
| 2.1.1 Sdevice求解的基本方程 |
| 2.1.24H-SiC材料物理模型及参数 |
| 2.2 理想SBD模型 |
| 2.2.1 反向击穿电压 |
| 2.2.2 正向导通特性 |
| 2.2.3 功率优值 |
| 2.3 边缘电场集中效应与结终端技术简介 |
| 2.3.1 边缘电场集中效应 |
| 2.3.2 场板(FP)终端结构 |
| 2.3.3 场限环(GR)终端结构 |
| 2.3.4 结终端扩展(JTE)终端结构 |
| 2.4 本章小结 |
| 第三章 常用终端技术(场板、JTE)的仿真研究 |
| 3.1 1700V等级SBD外延参数的设计 |
| 3.2 场板(FP)终端的SBD的仿真 |
| 3.2.1 介质层厚度对击穿电压的影响 |
| 3.2.2 界面电荷对击穿电压的影响 |
| 3.3 结终端扩展(JTE)终端的SBD仿真 |
| 3.3.1 JTE浓度对击穿电压的影响 |
| 3.3.2 JTE长度对击穿电压的影响 |
| 3.3.3 界面电荷对JTE终端的影响 |
| 3.4 FP+JTE复合终端的仿真 |
| 3.4.1 复合终端的浓度优值区间仿真 |
| 3.4.2 复合终端几何参数仿真 |
| 3.4.3 界面电荷对复合终端的影响 |
| 3.5 本章小结 |
| 第四章 SBD的流片与性能分析 |
| 4.1 离子注入仿真设计 |
| 4.2 版图和实验方案设计 |
| 4.3 工艺步骤和流程清单 |
| 4.4 关键工艺 |
| 4.4.1 离子注入掩膜制备 |
| 4.4.2 离子注入 |
| 4.4.3 离子注入退火 |
| 4.4.4 一次钝化(淀积SiO2) |
| 4.4.5 欧姆金属制备及欧姆退火 |
| 4.4.6 钝化层腐蚀开窗 |
| 4.4.7 肖特基金属制备 |
| 4.4.8 肖特基金属加厚 |
| 4.4.9 背面欧姆金属加厚及PI胶制作 |
| 4.5 器件性能测试和分析 |
| 4.5.1 正向性能测试及分析 |
| 4.5.2 反向性能测试及分析 |
| 4.5.3 复合终端与JTE终端SBD器件性能的统计分析 |
| 4.5.4 JTE长度的影响 |
| 4.6 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 不足和展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（7）高温SiC气敏传感器研究（论文提纲范文）
| 摘要 |
| Abstracts |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 气敏传感器概况 |
| 1.2.1 各类气体传感器简介 |
| 1.2.2 气体传感器的应用 |
| 1.3 SiC 基气敏传感器概况 |
| 1.3.1 有关 SiC 材料的特性 |
| 1.3.2 SiC 基气体传感器的特点 |
| 1.4 主要内容和意义 |
| 第二章 器件响应机理及物理模型 |
| 2.1 SiC 气敏传感器响应机理 |
| 2.1.1 传感原理 |
| 2.1.2 SiC 气敏传感器的典型结构 |
| 2.2 针对不同气体分子的探测 |
| 2.2.1 氢气的探测 |
| 2.2.2 氨气的探测 |
| 2.2.3 烃类气体的探测 |
| 2.2.4 一氧化碳的探测 |
| 2.3 气敏传感器的物理模型 |
| 2.3.1 解吸吸附模型 |
| 2.3.2 电流输运模型 |
| 2.4 器件响应信号的模拟仿真 |
| 2.4.1 ISE 仿真中用到的器件模型 |
| 2.4.2 信号的仿真与分析 |
| 2.5 小结 |
| 第三章 碳化硅 SBD 气敏传感器的制备方案设计 |
| 3.1 器件的制备技术研究 |
| 3.1.1 SBD 器件的总体结构 |
| 3.1.2 栅金属、缓冲层和背电极的制备 |
| 3.1.3 关键薄绝缘层的制备 |
| 3.2 SBD 器件整体结构的分析与设计 |
| 3.3 SBD 气敏传感器制备流程设计 |
| 3.3.1 制备步骤安排 |
| 3.3.2 各实验样品之间的比较 |
| 3.4 SBD 气敏传感器响应特性预测分析 |
| 3.5 小结 |
| 第四章 碳化硅 MOSFET 气敏传感器的制备方案设计 |
| 4.1 MOSFET 传感器的特点 |
| 4.2 MOSFET 制备工艺研究 |
| 4.2.1 样品准备 |
| 4.2.2 栅金属的淀积 |
| 4.3 实验流程设计 |
| 4.4 版图绘制 |
| 4.5 小结 |
| 第五章 总结与展望 |
| 致谢 |
| 参考文献 |
| 研究成果 |
（8）4H-SiC肖特基二极管的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 功率器件的发展和应用 |
| 1.2 碳化硅材料的发展和优势 |
| 1.3 碳化硅功率器件的研究现状 |
| 1.3.1 碳化硅功率器件的发展现状 |
| 1.3.2 碳化硅大功率肖特基势垒二极管(SBD)的研究现状 |
| 1.4 本文主要工作 |
| 第二章 碳化硅 SBD 器件原理及模型参数 |
| 2.1 碳化硅 SBD 器件的工作原理 |
| 2.2 4H -SiC 模型参数 |
| 2.2.1 三个基本方程 |
| 2.2.2 常用物理模型及其参数 |
| 2.5 本章小结 |
| 第三章 高压 4H-SiC 功率 SBD 结终端研究 |
| 3.1 常用结终端技术 |
| 3.1.1 场板技术 |
| 3.1.2 场限环技术 |
| 3.1.3 结终端扩展技术（JTE） |
| 3.2 具有场板结构的 4H-SiC SBD 的设计与仿真分析 |
| 3.3 具有场限环结构的 4H-SiC SBD 的设计与仿真分析 |
| 3.4 挖槽结构的 4H-SiC SBD 的设计与仿真分析 |
| 3.4.1 场氧化层厚度对击穿电压的影响 |
| 3.4.2 碳化硅槽宽、槽深及槽宽比例对击穿电压的影响 |
| 3.4.2.1 碳化硅槽宽及槽深对 SBD 击穿电压的影响 |
| 3.4.2.2 碳化硅槽宽及槽宽比例对 SBD 击穿电压的影响 |
| 3.4.2.3 碳化硅槽宽及槽深对 SBD 正向压降的影响 |
| 3.5 本章小结 |
| 第四章 4H-SiC SBD 工艺实验研究 |
| 4.1 碳化硅器件的工艺概述 |
| 4.1.1 碳化硅的氧化 |
| 4.1.2 碳化硅的肖特基和欧姆接触 |
| 4.1.2.1 肖特基接触的形成 |
| 4.1.2.2 欧姆接触的形成 |
| 4.2 欧姆接触的研究 |
| 4.2.1 实验过程 |
| 4.2.2 实验结果分析 |
| 4.3 碳化硅热氧化后退火的研究 |
| 4.3.1 实验过程 |
| 4.3.2 实验结果和分析讨论 |
| 4.3.2.1 椭圆偏振测量结果及分析 |
| 4.3.2.2 原子力显微镜（AFM）测试结果及分析 |
| 4.4 氧化层的湿法腐蚀 |
| 4.5 4H-SiC SBD 的制备及结果分析 |
| 4.5.1 4H-SiC SBD 的制备 |
| 4.5.2 结果分析与讨论 |
| 4.5.2.1 干氧氧化样片实验和结果分析 |
| 4.5.2.2 湿氧氧化样片和 PECVD 样片实验和结果分析 |
| 4.6 本章小结 |
| 第五章 总结 |
| 致谢 |
| 参考文献 |
| 攻硕期间取得的研究成果 |
（9）深PN结芯片的深沟槽腐蚀研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究意义 |
| 1.2 深 PN 结芯片扩散流程及结构 |
| 1.3 沟槽腐蚀工艺方法现状 |
| 1.4 沟槽腐蚀相关工艺流程及分析 |
| 1.5 本章小结 |
| 第二章 理论基础 |
| 2.1 深 PN 结芯片的扩散机理 |
| 2.2 深 PN 结高压芯片的沟槽造型机理 |
| 2.3 硅湿法腐蚀机理 |
| 2.4 光刻胶保护机理及在腐蚀过程中的应用 |
| 2.5 超声波清洗腐蚀机理 |
| 2.6 高温氧化机理 |
| 2.7 沟槽参数测试分析手段 |
| 2.8 本章小结 |
| 第三章 沟槽造型导致的失效机理分析 |
| 3.1 封装测试数据及可靠性现状 |
| 3.1.1 玻璃钝化保护芯片测试及不良品解剖分析 |
| 3.1.2 封装后存放不良品数据及解剖分析 |
| 3.2 沟槽深度不同导致的各参数比较 |
| 3.3 鸟嘴不良造型导致的产品失效原因分析 |
| 3.4 本章小结 |
| 第四章 改进及验证实验 |
| 4.1 腐蚀工艺参数研究 |
| 4.1.1 腐蚀液配方研究 |
| 4.1.2 腐蚀液温度研究 |
| 4.1.3 腐蚀液搅拌研究 |
| 4.1.4 硅片放置位置对沟槽腐蚀影响研究 |
| 4.2 光刻参数研究 |
| 4.3 腐蚀前氧化参数研究 |
| 4.4 本章小结 |
| 第五章 结论 |
| 5.1 取得的主要研究成果 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的研究成果 |
（10）氮化硅和碳化硅及其复合双层减反射膜研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 太阳电池减反射膜 |
| 1.2.1 太阳电池减反射膜的研究现状 |
| 1.2.2 太阳电池减反射膜原理 |
| 1.3 SiN_x、SiC 薄膜的性能与应用 |
| 1.3.1 SiN_x薄膜的性能与应用 |
| 1.3.2 SiC 薄膜的性能与应用 |
| 1.4 减反射膜的制备技术 |
| 1.4.1 磁控溅射原理 |
| 1.4.2 磁控溅射的优缺点 |
| 1.5 研究目的和主要研究内容 |
| 第二章 薄膜的制备与表征方法 |
| 2.1 实验方案 |
| 2.2 样品预处理 |
| 2.3 薄膜的制备 |
| 2.4 薄膜组织结构与性能检测 |
| 2.4.1 X 射线衍射(XRD) |
| 2.4.2 原子力显微镜(AFM) |
| 2.4.3 扫描电子显微镜（SEM） |
| 2.4.4 X 射线能谱仪（EDAX） |
| 2.4.5 椭圆偏振仪 |
| 2.4.6 紫外-可见分光光度计 |
| 2.5 薄膜的力学性能检测 |
| 2.5.1 显微硬度测量 |
| 2.5.2 膜基结合力的检测 |
| 第三章 SiN_x薄膜的组织结构及性能分析 |
| 3.1 SiN_x薄膜的组织结构分析 |
| 3.1.1 SiN_x薄膜的化学组分分析 |
| 3.1.2 SiN_x薄膜的 XRD 分析 |
| 3.2 SiN_x薄膜表面形貌分析 |
| 3.2.1 SiN_x薄膜的 SEM 形貌分析 |
| 3.2.2 不同溅射功率下的 SiN_x薄膜 AFM 形貌分析 |
| 3.2.3 不同溅射气压下的 SiN_x薄膜 AFM 形貌分析 |
| 3.2.4 不同基底材料的 SiN_x薄膜 AFM 形貌分析 |
| 3.2.5 真空退火处理前后的 SiN_x薄膜 AFM 形貌分析 |
| 3.3 SiN_x 薄膜的力学性能分析 |
| 3.3.1 SiN_x薄膜复合显微硬度分析 |
| 3.3.2 SiN_x薄膜膜基结合力分析 |
| 3.4 SiN_x 薄膜光学性能分析 |
| 3.4.1 SiN_x薄膜的生长速率 |
| 3.4.2 SiN_x薄膜的折射率 |
| 3.4.3 SiN_x薄膜的透射率 |
| 本章小结 |
| 第四章 SiC 薄膜的组织结构及性能分析 |
| 4.1 SiC 薄膜的组织结构分析 |
| 4.1.1 SiC 薄膜的化学组分分析 |
| 4.1.2 SiC 薄膜的 XRD 分析 |
| 4.2 SiC 薄膜表面形貌分析 |
| 4.2.1 SiC 薄膜的 SEM 形貌分析 |
| 4.2.2 不同溅射功率下的 SiC 薄膜 AFM 形貌分析 |
| 4.2.3 不同溅射气压下的 SiC 薄膜 AFM 形貌分析 |
| 4.2.4 不同基底材料的 SiC 薄膜 AFM 形貌分析 |
| 4.2.5 真空退火处理前后的 SiC 薄膜 AFM 形貌分析 |
| 4.3 SiC 薄膜的力学性能分析 |
| 4.3.1 SiC 薄膜复合显微硬度分析 |
| 4.3.2 SiC 薄膜膜基结合力分析 |
| 4.4 SiC 薄膜光学性能分析 |
| 4.4.1 SiC 薄膜的生长速率 |
| 4.4.2 SiC 薄膜的折射率 |
| 4.4.3 SiC 薄膜的透射率 |
| 本章小结 |
| 第五章 SiC/SiN_x双层减反射膜设计与组织性能分析 |
| 5.1 SiC/SiN_x双层减反射膜的设计 |
| 5.2 SiC/SiN_x双层减反射膜的 XRD 分析 |
| 5.3 SiC/SiN_x双层减反射膜的表面形貌分析 |
| 5.4 SiC/SiN_x双层减反射膜的透射率分析 |
| 本章小结 |
| 第六章 总结与展望 |
| 6.1 主要结论 |
| 6.2 后期研究展望 |
| 参考文献 |
| 攻读硕士学位期间发表的学术论文及取得的相关科研成果 |
| 致谢 |
四、150快速热氮化SiO_2膜的击穿特性（论文参考文献）
- [1]MOS器件堆栈栅结构设计、界面及电学性能优化[D]. 王蝶. 安徽大学, 2020(07)
- [2]高性能4H-SiC功率VDMOSFET器件设计及关键工艺研究[D]. 何艳静. 西安电子科技大学, 2018(07)
- [3]基于WS2和GOQDs二维材料的电荷俘获型存储器特性研究[D]. 王宏. 河北大学, 2018(01)
- [4]高κ栅介质Ge基MOS器件界面特性研究[D]. 杨景晨. 西安电子科技大学, 2018(02)
- [5]高功率半导体激光器腔面钝化及器件特性研究[D]. 许留洋. 长春理工大学, 2016(01)
- [6]JTE终端碳化硅肖特基势垒二极管的设计与实验[D]. 李博. 西安电子科技大学, 2014(03)
- [7]高温SiC气敏传感器研究[D]. 张丰. 西安电子科技大学, 2014(11)
- [8]4H-SiC肖特基二极管的研究[D]. 孙子茭. 电子科技大学, 2013(01)
- [9]深PN结芯片的深沟槽腐蚀研究[D]. 邱志述. 电子科技大学, 2012(01)
- [10]氮化硅和碳化硅及其复合双层减反射膜研究[D]. 陈晖. 上海工程技术大学, 2012(04)